控制匯流排

控制匯流排

控制匯流排,英文名稱:ControlBus,簡稱:CB。控制匯流排主要用來傳送控制信號和時序信號。控制信號中,有的是微處理器送往存儲器和輸入輸出設備介面電路的,如讀/寫信號,片選信號、中斷響應信號等;也有是其它部件反饋給CPU的,比如:中斷申請信號、複位信號、匯流排請求信號、限備就緒信號等。因此,控制匯流排的傳送方向由具體控制信號而定,一般是雙向的,控制匯流排的位數要根據系統的實際控制需要而定。實際上控制匯流排的具體情況主要取決於CPU。

概況


控制匯流排
控制匯流排
控制匯流排CB(ControlBus),連接在一起並完成和實現它們之間的通訊與數據傳送的,因此匯流排的概念是理解PC和主板的組成結構、工作原理及部件之間相互關係統的基礎。是用來傳送控制信息的信號線,這些控制信息包括CPU對內存和輸入輸出介面的讀寫信號,輸入輸出介面對CPU提出的中斷請求或DMA請求信號,CPU對這些輸入輸出介面回答與響應信號,輸入輸出介面的各種工作狀態信號以及其他各種功能控制信號。控制匯流排來往於CPU、內存和輸入輸出設備之間,其特點是:在單向、雙向、雙態等種形態,是匯流排中最複雜、最靈活、功能最強的,其數量、種類、定義隨機型不同而不同。

分類


控制匯流排
控制匯流排
控制匯流排就是各種信號線的集合,是計算機各部件之間傳送數據、地址和控制信息的公共通道。
1.按相對於CPU與其晶元的位置來分
(1)片內匯流排:指在CPU內部各寄存器、算術邏輯部件ALU,控制部件以及內部高速緩衝存儲器之間傳輸數據所用的匯流排,即晶元內部匯流排。
(2)片外匯流排:通常所說的匯流排(BUS)指的外匯流排,是CPU與內存RAM、ROM和輸入輸出輸入輸出設備介面之間進行通訊的數據通道,CPU通過匯流排實現程序存取命令,內存/外設的數據交換在CPU與外設一定的情況下,匯流排速度是限制計算機整體性能的最大因數。
2.按匯流排功能分
(1).地址匯流排:(AB)用來傳遞地址信息
(2).數據匯流排:(DB)用來傳遞數據信息
(3).控制匯流排:(CB)用來傳送各種控制信號
控制匯流排
控制匯流排
3.按匯流排的層次結構分
(1).CPU匯流排:包括CPU地址線(CAB),CPU數據線(CDB)和CPU控制線(CCD),其用來連接CPU和控制晶元。
(2).存儲器匯流排:包括存儲器地址線(MAB)、存儲器數據線(MDB)和存儲器控制線(MCD),用來連接內存控制器(北橋)和內存。
(3).系統匯流排:(I/O擴展匯流排)也稱為I/O通道匯流排或I/O擴展匯流排,包括系統地址線(SAB),系統數據線(SDB)和系統控制線(SCD),用來與I/O擴展槽上的各種擴展卡相連接。
(4).外部匯流排:(外圍晶元匯流排)用來連接各種外設控制晶元,如主板上的I/O控制器(如硬碟介面控制器、軟盤驅動控制器、串列/并行介面控制器等),和鍵盤控制器,包括外部地址線(XAB)、外部數據線(XMB)和外部控制線(XCB)。
4.系統匯流排(輸入輸出)擴展匯流排)又分為ISA、PCI、AGP等多種標準
(1).ISA(Industrystandardarchitecture,工業標準結構)是IBM公司為286AT電腦制定的匯流排工業標準,也稱為AT標準。
(2).PCI(peripheralcomponentinterconnet,外部設備互連)是SIG(spelialinterestgroup)集團推出的匯流排結構。
(3).AGP(acceleratedgraphicsport,加速圖形埠)是一種為了提高視頻帶寬而設計的匯流排規範,因為它是點對點連接,即連接控制晶元和AGP顯卡,因此嚴格說來,AGP也是一種介面標準。

ISA插槽


控制匯流排
控制匯流排
1、地址匯流排:SA0~SA19(I/O)和LA17~LA23(I/O)
2、數據匯流排:SD0~SD7(I/O)和SD8~SD15(I/O)
3、控制匯流排:BALE(0)---USAddresslatchenable:系統地址鎖存允許
4、SYSCLK(0)---SYSTEMCLOCK系統時鐘信號
5、IR23~7,9~12,15(Z)---這是用於I/O設備通過中斷控制器向CPU發送的中斷請求(interruptrequest)信號
6、SMEMR#和SMEMW#(0)---這是命令內存將數據送至數據匯流排的信號
7、MEMR#和MEMW#(I/O)---內存讀(MEMR)或內存寫(MEMW#)信號
8、DRQ0~3,5~7(2)---這是DMA請求(DMARequesc)信號
9、DACK0#~3,5~7(0)---(DMAAcknowledge,DMA響應)這是對DRQ0~3,5~7的響應信號
10、AEN(0)---地址允許(Addressenable)信號
11、REFRESH#(I/O)---內存刷新(DRAMrefresh)信號
12、SBHE(I/O)---系統匯流排位元組允許(systembushighenable)信號
13、MASTER(2)---主控信號
14、MEMCS16#(2)---存儲器16位片選(Memory16bitchipselect)信號
15、ZOCS16#(2)---I/O16位片選(I/O16bitchipselect)信號
16、OWS(2)---零等待狀態(ZeroWaitState)信號

技術指標


控制匯流排
控制匯流排
1、匯流排的帶寬(匯流排數據傳輸速率)
匯流排的帶寬指的是單位時間內匯流排上傳送的數據量,即每鈔鍾傳送MB的最大穩態數據傳輸率。與匯流排密切相關的兩個因素是匯流排的位寬和匯流排的工作頻率,它們之間的關係:
匯流排的帶寬=匯流排的工作頻率*匯流排的位寬/8
2、匯流排的位寬
匯流排的位寬指的是匯流排能同時傳送的二進位數據的位數,或數據匯流排的位數,即32位、64位等匯流排寬度的概念。匯流排的位寬越寬,每秒鐘數據傳輸率越大,匯流排的帶寬越寬。
3、匯流排的工作頻率
匯流排的工作時鐘頻率以MHZ為單位,工作頻率越高,匯流排工作速度越快,匯流排帶寬越寬。

操作


控制匯流排
控制匯流排
匯流排一個操作過程是完成兩個模塊之間傳送信息,啟動操作過程的是主模塊,另外一個是從模塊。某一時刻匯流排上只能有一個主模塊佔用匯流排。
匯流排的操作步驟:主模塊申請匯流排控制權,匯流排控制器進行裁決。
數據傳送的錯誤檢查:主模塊得到匯流排控制權后定址從模塊,從模塊確認後進行數據傳送。
匯流排定時協議:定時協議可保證數據傳輸的雙方操作同步,傳輸正確。定時協議有三種類型:
同步匯流排定時:匯流排上的所有模塊共用同一時鐘脈衝進行操作過程的控制。各模塊的所有動作的產生均在時鐘周期的開始,多數動作在一個時鐘周期中完成。
非同步匯流排定時:操作的發生由源或目的模塊的特定信號來確定。匯流排上一個事件發生取決前一事件的發生,雙方相互提供聯絡信號。
控制匯流排
控制匯流排
匯流排定時協議
半同步匯流排定時:匯流排上各操作的時間間隔可以不同,但必須是時鐘周期的整數倍,信號的出現,採樣與結束仍以公共時鐘為基準。ISA匯流排採用此定時方法。
數據傳輸類型:分單周方式和突發(burst)方式。
單周期方式:一個匯流排周期只傳送一個數據。
數據傳輸類型:
突發方式:取得主線控制權後進行多個數據的傳輸。定址時給出目的地首地址,訪問第一個數據,數據2、3到數據n的地址在首地址基礎上按一定規則自動定址(如自動加1)。

標準規範


匯流排是一類信號線的集合是模塊間傳輸信息的公共通道,通過它,計算機各部件間可進行各種數據和命令的傳送。為使不同供應商的產品間能夠互換,給用戶更多的選擇,匯流排的技術規範要標準化。
匯流排的標準制定要經周密考慮,要有嚴格的規定。匯流排標準(技術規範)包括以下幾部分:
機械結構規範:模塊尺寸、匯流排插頭、匯流排接插件以及按裝尺寸均有統一規定。
功能規範:匯流排每條信號線(引腳的名稱)、功能以及工作過程要有統一規定。
電氣規範:匯流排每條信號線的有效電平、動態轉換時間、負載能力等。