數字電子技術基礎

王克義主編書籍

《數字電子技術基礎》是2013年清華大學出版社出版的圖書,作者是王克義。

內容簡介


本書講述數字電子技術的基本概念和技術,內容包括數制與編碼、邏輯代數基礎及應用、常用邏輯門電路、組合邏輯電路、時序邏輯電路、常用邏輯部件、脈衝信號的產生與整形、數/模和模/數轉換、硬體描述語言VHDL、可編程邏輯器件及其開發工具等。本書嚴格按照教學大綱編寫,內容精練,層次清楚,實用性強,可作為高等學校理工科各專業電子技術基礎課程教材,也可作為高職高專及高等教育自學考試教材。

圖書目錄


第1章 數制與編碼1
1.1 進位記數制1
1.1.1 進位記數制及其基數和權1
1.1.2 幾種常用的進位記數制1
1.2 不同進位制數之間的轉換4
1.2.1 二進位數轉換為十進位數4
1.2.2 十進位數轉換為二進位數4
1.2.3 任意兩種進位制數之間的轉換7
1.3 二進位數的算術運算和邏輯運算8
1.3.1 二進位數的算術運算8
1.3.2 二進位數的邏輯運算9
1.3.3 移位運算9
1.4 數據在計算機中的表示形式10
1.4.1 機器數與真值10
1.4.2 常見的機器數形式10
1.4.3 數的定點表示與浮點表示15
1.4.4 二-十進位編碼16
1.4.5 其他幾種BCD碼17
1.5 字元代碼20
本章小結21
習題122
第2章 邏輯代數的基本原理及應用23
2.1 邏輯代數的基本概念23
2.1.1 邏輯代數的特點23
2.1.2 基本邏輯運算23
2.1.3 邏輯函數26
2.1.4 邏輯函數的相等26目 錄 數字電子技術基礎 2.2 邏輯代數的基本公式27
2.3 邏輯代數的3個重要規則28
2.3.1 代入規則28
2.3.2 反演規則29
2.3.3 對偶規則29
2.4 邏輯函數的代數化簡法30
2.4.1 代數化簡法概述30
2.4.2 “與或”表達式的化簡31
2.4.3 “或與”表達式的化簡32
本章小結33
習題233
第3章 邏輯門電路35
3.1 分立元件的門電路35
3.1.1 二極體“與”門35
3.1.2 二極體“或”門36
3.1.3 “非”門36
3.1.4 “與非”門37
3.2 集成門電路37
3.2.1 TTL“與非”門38
3.2.2 其他類型的TTL門電路39
3.2.3 ECL門電路44
3.3 MOS門電路44
3.3.1 MOS管與MOS反相器44
3.3.2 CMOS傳輸門45
3.4 邏輯門電路的性能指標46
3.4.1 輸出高電平和輸出低電平46
3.4.2 關門電平、開門電平和閾值電壓46
3.4.3 平均延遲時間47
3.4.4 扇入係數和扇出係數47
3.4.5 空載導通電源電流和空載截止電源電流48
3.5 常用邏輯門的圖形符號48
本章小結49
習題350
第4章 組合邏輯電路51
4.1 幾個基本概念51
4.1.1 “積之和”與“和之積”51
4.1.2 最小項和最大項51
4.1.3 最小項表達式和最大項表達式52
4.2 邏輯函數的卡諾圖化簡法54
4.2.1 卡諾圖54
4.2.2 卡諾圖的編號56
4.2.3 用卡諾圖化簡邏輯函數57
4.3 不完全規定的邏輯函數的化簡方法60
4.3.1 無關最小項的概念60
4.3.2 利用無關最小項化簡邏輯函數60
4.4 組合邏輯電路的分析62
4.5 組合邏輯電路的設計63
4.5.1 加法電路的設計64
4.5.2 代碼轉換電路的設計65
4.5.3 七段數字顯示器的原理與設計67
4.6 幾種常用的組合邏輯電路70
4.6.1 加法器70
4.6.2 解碼器71
4.6.3 編碼器72
4.6.4 多路選擇器74
4.6.5 多路分配器77
4.7 利用中、大規模集成電路進行邏輯設計78
4.7.1 利用中規模集成電路構成所需邏輯部件78
4.7.2 ROM的邏輯結構及其應用80
4.7.3 可編程邏輯陣列PLA85
4.8 組合邏輯電路中的競爭與險象86
4.8.1 競爭現象86
4.8.2 險象的產生86
4.8.3 險象的判別88
4.8.4 險象的消除89
本章小結91
習題492
第5章 時序電路的基本單元--觸發器94
5.1 RS觸發器94
5.1.1 基本RS觸發器94
5.1.2 鍾控RS觸發器96
5.1.3 數據鎖存器97
5.2 觸發器外部邏輯特性的描述98
5.3 維阻D觸發器99
5.4 主從JK觸發器101
5.4.1 主從觸發器101
5.4.2 JK觸發器102
5.4.3 主從JK觸發器103
5.5 T觸發器103
5.6 觸發器的主要參數104
5.6.1 觸發器的直流參數104
5.6.2 觸發器的時間參數105
5.7 不同類型觸發器間的轉換105
5.7.1 D觸發器轉換成其他類型的觸發器106
5.7.2 JK觸發器轉換成其他類型的觸發器107
5.8 觸發器的激勵表108
本章小結109
習題5110
第6章 時序邏輯電路111
6.1 時序電路的基本組成111
6.2 時序電路的描述方法111
6.2.1 狀態圖112
6.2.2 狀態表112
6.2.3 時間圖112
6.2.4 Mealy模型113
6.2.5 Moore模型114
6.3 時序電路的分析115
6.4 時序電路的設計117
6.4.1 根據設計要求形成原始狀態表117
6.4.2 狀態化簡118
6.4.3 狀態分配與電路實現120
6.4.4 時序電路設計舉例121
本章小結123
習題6124
第7章 時序邏輯電路的應用126
7.1 寄存器126
7.1.1 代碼寄存器126
7.1.2 移位寄存器128
7.2 串列加法器131
7.3 計數器132
7.3.1 概述132
7.3.2 二進位非同步計數器133
7.3.3 二進位同步計數器 134
7.3.4 非二進位計數器137
7.3.5 組合計數器140
本章小結141
習題7141
第8章 脈衝信號的產生與整形142
8.1 脈衝信號波形的特性參數142
8.2 單穩態觸發器143
8.2.1 微分型單穩電路143
8.2.2 積分型單穩電路144
8.3 多諧振蕩器145
8.3.1 環形多諧振蕩器146
8.3.2 RC環形振蕩器146
8.3.3 石英晶體多諧振蕩器 148
8.4 施密特觸發器149
8.4.1 電路組成149
8.4.2 工作原理150
8.4.3 應用舉例150
8.5 555定時器151
8.5.1 電路結構152
8.5.2 引腳功能153
8.5.3 定時器的邏輯功能153
8.5.4 555定時器應用舉例154
8.6 單次脈衝產生電路156
8.6.1 非同步單脈衝發生器156
8.6.2 同步單脈衝發生器156
本章小結157
習題8158
第9章 數/模和模/數轉換器159
9.1 概述159
9.2 D/A轉換器160
9.2.1 D/A轉換器的工作原理160
9.2.2 D/A轉換器的主要技術指標163
9.2.3 D/A轉換器晶元164
9.2.4 D/A轉換器與微處理器的介面166
9.3 A/D轉換器167
9.3.1 基本概念167
9.3.2 A/D轉換器的工作原理168
9.3.3 A/D轉換器的主要技術指標169
9.3.4 A/D轉換器晶元170
9.3.5 A/D轉換器與微處理器介面171
本章小結172
習題9172
第10章 硬體描述語言VHDL基礎173
10.1 VHDL概述173
10.2 VHDL程序的基本結構174
10.2.1 VHDL程序示例174
10.2.2 實體175
10.2.3 結構體177
10.2.4 庫、包集合及配置177
10.3 VHDL語法基礎179
10.3.1 標識符和保留字179
10.3.2 數據對象180
10.3.3 數據類型182
10.3.4 運算操作符184
10.4 VHDL的常用描述語句185
10.4.1 順序描述語句185
10.4.2 并行描述語句192
10.5 VHDL描述實例195
10.5.1 組合邏輯電路的VHDL描述195
10.5.2 時序邏輯電路的VHDL描述198
10.6 狀態機設計205
10.6.1 概述205
10.6.2 狀態機的分類205
10.6.3 Moore型狀態機的VHDL描述205
10.6.4 Mealy型狀態機的VHDL描述207
10.6.5 狀態機應用舉例--序列碼檢測器209
本章小結210
習題10211
第11章 可編程邏輯器件及其開發工具212
11.1 可編程邏輯器件概述212
11.1.1 PLD的產生212
11.1.2 PLD的發展213
11.1.3 PLD的主要特點214
11.1.4 PLD的基本結構214
11.2 FPGA的工作原理與基本結構215
11.2.1 FPGA的工作原理215
11.2.2 FPGA的基本結構216
11.2.3 IP核簡介218
11.3 FPGA的設計與開發219
11.3.1 FPGA的基本開發流程219
11.3.2 FPGA/CPLD 開發工具MAX+PlusII簡介220
本章小結229
習題11230
附錄A 常用邏輯符號對照表231
附錄B 部分習題參考答案233
參考文獻241