通用陣列邏輯

通用陣列邏輯，英語縮寫GAL（genericarray logic)。在可編程陣列邏輯的基礎上強化修改而成的一種可編程邏輯器件。編程非常方便，且具有電可擦除功能，能多次編程、多次擦除。採用了輸出邏輯宏單元的設計，使得電路的邏輯設計更加靈活。

，陣列邏輯，稱：  。器件展，采藝該器件編程非，另輸采邏輯宏單元構（—   )，邏輯設計靈。

PAL和GAL基本結構比較

.具擦除功。采擦制，壓號擦除，編程，服采熔斷絲技術編程缺，改超；

.采輸宏單元構，戶根據需組態，片器件各組態器件輸構邏輯功，設計極；

3.具有加密的功能，保護了知識產權；

4.在器件中開設了一個存儲區域用來存放識別標誌——即電子標籤的功能。

GAL有五個部分組成：

1.輸入端：GAL16V8的2～9腳共8個輸入端，每個輸入端有一個緩衝器，並由緩衝器引出兩個互補的輸出到與陣列；

2.與陣列部分：它由8根輸入及8根輸出各引出兩根互補的輸出構成32列，即與項的變數個數為16；8根輸出每個輸出對應於一個8輸入或門（相當於每個輸出包含8個與項）構成64行，即GAL16V8的與陣列為一個32×64的陣列，共2048個可編程單元（或結點）；

3.輸出宏單元：GAL16V8共有8個輸出宏單元，分別對應於12～19腳。每個宏單元的電路可以通過編程實現所有PAL輸出結構實現的功能；

4.系統時鐘：GAL16V8的1腳為系統時鐘輸入端，與每個輸出宏單元中D觸發器時鐘輸入端相連，可見GAL器件只能實現同步時序電路，而無法實現非同步的時序電路；

5.輸出三態控制端:GAL16V8的11腳為器件的三態控制公共端。