電平

人們在初學“電平”的時候，往往把抽象的電學概念用水的具體現象進行比喻。如水流比電流、水壓似電壓、水阻喻電阻。解釋“電平”不妨如法炮製。我們說的“水平”，詞典中解釋與水平面平行、或在某方面達到一定高度，引申指事物在同等條件下的比較結論。如人們常說到張某工作很有水平、李某辦事水平很差。這樣的話都知其含義所在。即指“張某”與“李某”相比而言。故借“水平”來比喻“電平”能使人便於理解。

要了解邏輯電平的內容，首先要知道以下幾個概念的含義：

1：輸入高電壓（Vih）：保證邏輯門的輸入為高電平時所允許的最小輸入高電平，當輸入電平高於Vih時，則認為輸入電平為高電平。

2：輸入低電壓（Vil）：保證邏輯門的輸入為低電平時所允許的最大輸入低電平，當輸入電平低於Vil時，則認為輸入電平為低電平。

3：輸出高電壓（Voh）：保證邏輯門的輸出為高電平時的輸出電平的最小值，邏輯門的輸出為高電平時的電平值都必須大於此Voh。

4：輸出低電壓（Vol）：保證邏輯門的輸出為低電平時的輸出電平的最大值，邏輯門的輸出為低電平時的電平值都必須小於此Vol。

5：閾值電平電壓(Vt)：數字電路晶元都存在一個閾值電壓，就是電路剛剛勉強能翻轉動作時的電平。它是一個界於輸入高電壓和輸入低電壓之間的電壓值，對於CMOS電路的閾值電平電壓，基本上是二分之一的電源電壓值，但要保證穩定的輸出，則必須要求輸出高電壓> 輸入高電壓，輸出低電壓<輸入低電壓，而如果輸入電壓在閾值上下，也就是Vil～Vih這個區域，電路的輸出會處於不穩定狀態。

對於一般的邏輯電平，以上參數的關係如下：

Voh > Vih > Vt > Vil > Vol。

6：Ioh：邏輯門輸出為高電平時的負載電流（為拉電流）。

7：Iol：邏輯門輸出為低電平時的負載電流（為灌電流）。

8：Iih：邏輯門輸入為高電平時的電流（為灌電流）。

9：Iil：邏輯門輸入為低電平時的電流（為拉電流）。

門電路輸出極在集成單元內不接負載電阻而直接引出作為輸出端，這種形式的門稱為開路門。開路的TTL、CMOS、ECL門分別稱為集電極開路（OC）、漏極開路（OD）、發射極開路（OE），使用時應審查是否接上拉電阻（OC、OD門）或下拉電阻（OE門），以及電阻阻值是否合適。

跟絕對標高相似，所謂絕對電平(在習慣上把絕對兩字省略，而簡稱電平)是指當決定電平時，基準值取某一參考功率(稱為比較標準功率)的電平。用做比較標準的功率值有1毫瓦、6毫瓦、1瓦和1千瓦等，不同部門或不同的專業取值不同。在長途通信及電信技術中一般常用的是1毫瓦。這也是跟人們談話時的聲音功率有關的，一般情況平常講話聲音的平均功率為100爾格/秒=10微瓦，一般的電話機送話器的平均靈敏度為15毫伏/微巴以上，這樣話機輸出的電功率為1毫瓦，因此一般在電信技術和電信工程中取1毫瓦為標準功率。某點功率和這個標準功率比較后，便可以得到一個相應的分貝或奈培數，這種表示電路某點功率水平的分貝數(用dBm表示)或奈培數(用Nm表示)稱為絕對電平。

從廣義上講，相對電平的意義就是用分貝或奈培為單位來表示兩個功率的相對大小。也就是說，在計算傳輸電平時跟相對標高相似，取另一一點的功率作為基準值，則稱為該點的相對電平。由此可見，相對電平的高低實際上表示了電路的增益或衰耗，例如某放大器當輸入1微瓦時，輸出為1毫瓦，它的增益就是30分貝。若將輸入功率改為0.8微瓦，因這個放大器的增益是30分貝，那末輸出功率～定相應地變成0．8毫瓦。表示相對電平高低的這個意義具有很大的重要性，比如在電話電路或收音機中除了收到的信號外，往往伴有各式各樣的雜訊，我們能不能很清楚地辨別信號，往往要看信號功率比雜訊功率大多少倍，倘若兩個一樣大或雜訊功率比信號功率大，就聽不清楚了，因此信號雜訊比是多少也常常用分貝或奈培來表示。

所謂測試電平是指電路始端電平為零分貝或零奈培時所討論點上的絕對電平。也就是說，在電路始端接入一個輸出電平為零分貝(或零奈培)的測試振蕩源(阻抗匹配)時，在這電路被測點上的絕對電平稱為測試電平。

從電壓電平的定義就可以看出電平與電壓之間的關係，電平的測量實際上也是電壓的測量，只是刻度不同而已，任何電壓表都可以成為一個測量電壓電平的電平表，只要錶盤按電平刻度標誌即可，在此要注意的是電平刻度是以1 mW功率消耗於600 Ω電阻為零分貝進行計算的，即0dB=0.775V。電平量程的擴大實質上也是電壓量程的擴大，只不過由於電平與電壓之間是對數關係，因而電壓量程擴大N倍時，由電平定義可知，即電平增加20lgN(dB)。

由此可知，電平量程的擴大可以通過相應的交流電壓表量程的擴大來實現，其測量值應為表頭指針示數再加一個附加分貝值(或量程分貝值)。附加分貝值的大小由電壓量程的擴大倍數來決定。

在高壓應用場合中多脈波及多電平拓撲可以替代兩電平換流。脈波數的增加可以採用傳統電流源換流器(CSC)中多個橋的串聯或並聯來實現，同時各CSC的電壓波形間存在一定相移。

在自換相的電壓源換流器(VSC)中同樣也存在多橋的概念，可在無需提高開關頻率的情況下改善換流器的輸出波形。儘管如此，對於多脈波換流，隨著輸出脈波數的增加其所需要換流變壓器的數目亦會增加，使此解決方法顯得美中不足。

在高電壓應用中另一種更有效的替代方法是採用非同步開通控制的多電平概念；這種方法可以提高VSC閥之間的動態電壓平衡，同時通過箝位器件可實現VSC閥的靜態電壓均衡。

與採用脈寬調製PWM的兩電平換流器相似，多電平換流器可以改變換流器輸出基頻電壓與交流系統電壓間的相位差。但是，兩電平換流器與多電平換流器對基頻電壓幅值的影響有很大不同的。兩電平換流器基頻電壓幅值的調節是獨立於直流電壓的，但是多電平換流器輸出基頻電壓的幅值由直流電壓決定。多電平換流的主要目標是通過多級電平台階，即串聯器件的順序觸發而形成多級電平台階，產生一個儘可能接近正弦的高電壓波形。因此消除了換流器輸出的低次諧波，同時通過強制器件對直流電壓的一小部分進行開關控制來降低閥的dv/dt，應力。

關於邏輯高低電平

1) 5V CMOS、 HC、 AHC、 AC中，輸入大於3.5V算高電平 | | 輸入小於1.5V算低電平；

2) 5V TTL 、ABT 、AHCT、 HCT、 ACT中，輸入大於2V算高電平 | | 輸入小於0.8V算低電平；

3) 3.3V LVTTL 、LVT、 LVC 、ALVC、LV 、ALVT中，輸入大於2V算高電平　| | 輸入小於0.8V算低電平；

4) 2.5V CMOS、 ALVC 、LV 、ALVT中，輸入大於1.7V算高電平 | |　輸入小於0.7V算低電平。