計算機組成原理

作者：黃穎 王進 尚鳳軍 許可

定價：39.80元

印次：1-2

ISBN：9787302321071

出版日期：2013.09.01

印刷日期：2015.08.26

本書闡述了計算機系統的組成原理和實現。全書分10章，第13章介紹了計算機組成的基本概念及相關基礎；第49章介紹了計算機組成的各部件的原理及其實現；第10章介紹了計算機體系的一個重要發展方向，即并行計算機體系結構。本書結構優化，內容精練，重點突出，並配有習題、實踐項目和電子教案。本書可作為大專院校理工科學生“計算機組成原理”課程的教材，也可供從事計算機領域相關工作的工程技術人員參考。

第1章計算機系統概述

1.1計算機的發展簡史

1.1.1第一代計算機——電子管電子計算機

1.1.2第二代計算機——晶體管電子計算機

1.1.3第三代計算機——集成電路計算機

1.1.4第四代計算機——超大規模集成電路計算機

1.1.5第五代計算機——普適計算機

1.2計算機的分類

1.3計算機系統簡介

1.3.1計算機系統的層次結構

1.3.2軟體與硬體的等價性原理

1.3.3計算機體系結構和計算機組成

1.4計算機的基本組成

1.4.1馮·諾伊曼體系和哈佛體系計算機

1.4.2計算機的硬體框圖

1.5計算機性能的評價

1.5.1性能評價的時間因素

1.5.2性能評價程序的選擇

1.6計算機系統設計的準則

1.7本書結構

習題

第2章運算基礎

2.1數制和數制轉換

2.1.1數制

2.1.2數制轉換

2.2數據的編碼和表示

2.2.1無符號數

2.2.2有符號數

2.2.3浮點數表示

2.2.4二進位信息編碼

2.3定點數的運算

2.3.1移位運算

2.3.2加減法運算

2.3.3乘法運算

2.3.4除法運算

2.4浮點數的運算

2.4.1浮點數的加減法運算

2.4.2浮點數的乘除法運算

2.4.3保證位

2.5檢錯碼和糾錯碼

2.5.1檢錯和糾錯的理論基礎

2.5.2奇偶校驗

2.5.3CRC校驗

2.5.4海明碼

小結

習題

第3章數字電路和邏輯電路基礎

3.1布爾代數

3.2邏輯函數的化簡

3.2.1代數化簡法

3.2.2卡諾圖化簡法

3.3組合邏輯電路

3.3.1加法器

3.3.2解碼器

3.3.3算術邏輯單元

3.3.4數據選擇器

3.4時序邏輯電路

3.4.1觸發器

3.4.2寄存器和移位寄存器

3.4.3計數器

3.5陣列邏輯電路

3.5.1隻讀存儲器

3.5.2隨機存取存儲器

3.5.3可編程邏輯器件

3.6VHDL硬體描述語言

3.6.1VHDL語法

3.6.2數據類型、運算操作符

3.6.3VHDL實例

3.6.4VHDL工具介紹

小結

習題

第4章系統匯流排

4.1系統匯流排概述

4.1.1匯流排的分類

4.1.2匯流排的特性和性能指標

4.2匯流排的通信方式

4.2.1同步通信方式

4.2.2非同步通信方式

4.3匯流排仲裁

4.3.1集中式仲裁方式

4.3.2分散式仲裁方式

4.4匯流排結構

4.4.1單匯流排結構

4.4.2雙獨立匯流排

4.4.3多匯流排結構

4.5常用高速匯流排標準

4.5.1PCI匯流排

4.5.2AGP匯流排

4.5.3PCIExpress

小結

習題

第5章存儲器

5.1概述

5.1.1存儲器分類

5.1.2存儲器的層次結構

5.2主存儲器

5.2.1主存儲器的基本結構

5.2.2主存的技術指標

5.2.3半導體存儲器介面的基本技術

5.2.4DRAM的刷新

5.2.5多體交叉存儲技術

5.2.6高級DRAM技術

5.3輔助存儲器

5.3.1輔助存儲器的種類與技術指標

5.3.2硬磁碟存儲器

5.3.3固態硬碟

5.3.4磁碟陣列存儲器

5.3.5光碟存儲器

5.3.6磁帶存儲器

5.4Cache

5.4.1Cache的工作原理

5.4.2地址映射

5.4.3替換策略

5.4.4Cache寫策略

5.4.5Cache的性能分析

5.4.6改進Cache性能的措施

5.4.7Cache綜合舉例

5.5虛擬存儲器

5.5.1虛擬存儲器的基本原理

5.5.2虛擬存儲器的管理

5.5.3快表TLB

5.5.4Pentium處理機的虛擬存儲器技術

小結

習題

第6章輸入輸出系統

6.1I/O概述

6.1.1I/O介面的功能及組成

6.1.2I/O介面與I/O埠

6.1.3I/O埠的編址方式

6.2程序查詢方式

6.2.1程序查詢的基本思想

6.2.2程序查詢方式的工作流程

6.3程序中斷方式

6.3.1中斷的基本概念

6.3.2中斷處理流程

6.3.3中斷向量

6.3.4中斷判優邏輯

6.3.5中斷的嵌套

6.4DMA方式

6.4.1DMA的工作方式

6.4.2DMA介面組成

6.4.3DMA的工作過程

6.5I/O通道和I/O處理機

6.5.1I/O通道的種類和功能

6.5.2通道型I/O處理機和外圍處理機

6.6I/O介面標準

6.6.1IDE和SATA

6.6.2USB和FireWire

小結

習題

第7章CPU的結構與功能

7.1CPU的功能

7.2CPU的結構

7.2.1CPU的結構框圖

7.2.2算術邏輯單元和控制器

7.2.3CPU的寄存器

7.3指令周期及其數據通路

7.3.1CPU的執行過程

7.3.2指令周期的基本概念

7.3.3數據通路及其基本要素

7.3.4指令子周期的數據通路

7.4Pentium處理器

7.5Itanium微處理器

7.6SPARC處理器

小結

習題

第8章指令系統

8.1機器指令

8.1.1指令的一般書寫格式

8.1.2指令字長

8.2操作數的類型、大小和存儲

8.2.1操作數類型和大小

8.2.2數據在存儲器中的存放方式

8.3操作類型

8.3.1數據傳送類

8.3.2算術運算類

8.3.3邏輯運算類

8.3.4控制傳送類

8.3.5輸入輸出類

8.3.6系統控制類

8.4定址技術

8.4.1立即數定址

8.4.2寄存器定址

8.4.3存儲器定址

8.4.4寄存器和存儲器混合定址

8.4.5相對定址

8.4.6堆棧定址

8.5指令集結構的功能設計

8.5.1複雜指令系統計算機

8.5.2精簡指令系統計算機

8.5.3CISC與RISC的比較

8.6指令系統的舉例和設計

8.6.1一個簡單的指令系統Y86的設計

8.6.2SPARC的指令系統

8.6.3Pentium微處理器的指令系統

小結

習題

第9章控制器

9.1控制器概述

9.1.1控制器的功能

9.1.2控制器的組成

9.1.3時序控制信號形成部件

9.1.4微操作命令分析

9.1.5控制信號

9.2硬布線控制器

9.2.1硬布線控制器概述

9.2.2硬布線控制器的結構

9.2.3硬布線控制器的設計步驟

9.3微程序控制器

9.3.1微程序控制器概述

9.3.2微程序控制器的結構框圖

9.3.3微程序控制器的工作原理

9.3.4微指令的格式

9.3.5微指令的編碼方式

9.3.6微指令序列地址的形成

9.3.7微程序控制器舉例

小結

習題

第10章并行計算機系統結構

10.1計算機系統結構中的并行性概念

10.1.1概述

10.1.2并行計算機體系結構的分類

10.2流水線技術

10.2.1流水線原理

10.2.2流水線的性能指標

10.2.3流水線的相關問題

10.2.4動態調度

10.2.5RISC處理器的流水線舉例

10.3片內并行

10.3.1超流水線技術

10.3.2超標量技術

10.3.3超長指令字技術

10.4多核處理器技術

10.4.1同構多核處理器技術

10.4.2異構多核處理器技術

10.5共享內存的多處理機

10.5.1UMA對稱多處理器系統

10.5.2NUMA多處理器系統

10.6消息傳遞的多處理機

10.6.1網際網路路

10.6.2大規模并行處理器

10.6.3集群計算

10.6.4多計算機的通信軟體

10.6.5網格計算

小結

習題

附錄A使用硬布線方法設計CPU

A.1CPU設計概述

A.2模型機中的指令集

A.3模型機中的數據通路

A.4控制器

A.5完整的CPU實現

附錄B常用的計算機組成原理模擬軟體

B.1模擬軟體SimpleScalar

B.2數據通路模擬軟體

B.3指令集流水線模擬

B.4硬體測試軟體phoronixtestsuite

B.5VHDL編寫的JAMCPU

參考文獻