匯流排周期

匯流排周期的概念

1.微處理器是在時鐘信號CLK控制下按節拍工作的。8086/8088系統的時鐘頻率為4.77MHz，每個時鐘周期約為200ns。

2.由於存貯器和I/O埠是掛接在匯流排上的，CPU對存貯器和I/O介面的訪問，是通過匯流排實現的。通常把CPU通過匯流排對微處理器外部（存貯器或I/O介面）進行一次訪問所需時間稱為一個匯流排周期。一個匯流排周期一般包含4個時鐘周期，這4個時鐘周期分別稱4個狀態即T1狀態、T2狀態、T3狀態和T4狀態。