差分信號

信號接收端比較這兩個電壓的差值來判斷發送端發送的是邏輯0還是邏輯1。在電路板上，差分走線必須是等長、等寬、緊密靠近、且在同一層面的兩根線。

差分信號是用一個數值來表示兩個物理量之間的差異。差分信號又稱差模信號，是相對共模信號而言的。

我們用一個方法對差分信號做一下比喻，差分信號就好比是蹺蹺板上的兩個人，當一個人被蹺上去的時候，另一個人被蹺下來了 - 但是他們的平均位置是不變的。繼續蹺蹺板的類推，正值可以表示左邊的人比右邊的人高，而負值表示右邊的人比左邊的人高。0 表示兩個人都是同一水平。圖1 用蹺蹺板表示的差分信號 應用到電學上，這兩個蹺蹺板用一對標識為V+和V-的導線來表示。

當不採用單端信號而採取差分信號方案時，我們用一對導線來替代單根導線，增加了任何相關介面電路的複雜性。那麼差分信號提供了什麼樣的有形益處，才能證明複雜性和成本的增加是值得的呢？

差分信號的第一個好處是，因為你在控制'基準'電壓，所以能夠很容易地識別小信號。在一個地做基準，單端信號方案的系統里，測量信號的精確值依賴系統內'地'的一致性。信號源和信號接收器距離越遠，他們局部地的電壓值之間有差異的可能性就越大。從差分信號恢復的信號值在很大程度上與'地'的精確值無關，而在某一範圍內。

差分信號的第二個主要好處是，它對外部電磁干擾（EMI Electromagnetic Interference）是高度免疫的。一個干擾源幾乎相同程度地影響差分信號對的每一端。既然電壓差異決定信號值，這樣將忽視在兩個導體上出現的任何同樣干擾。除了對干擾不大靈敏外，差分信號比單端信號生成的 EMI 還要少。

差分信號提供的第三個好處是，在一個單電源系統，能夠從容精確地處理'雙極'信號。為了處理單端，單電源系統的雙極信號，我們必須在地和電源幹線之間某任意電壓處（通常是中點）建立一個虛地。用高於虛地的電壓來表示正極信號，低於虛地的電壓來表示負極信號。接下來，必須把虛地正確地分佈到整個系統里。而對於差分信號，不需要這樣一個虛地，這就使我們處理和傳播雙極信號有一個高真度，而無須依賴虛地的穩定性。

對差分信號（VDS）而言，對其影響最大的因素是它們的對地阻抗是否一致，也就是對地平衡度，它們之間相對的阻抗影響並不特別重要，之間分佈電容大了只會衰落信號強度，不會引入雜訊和干擾，也就是對信噪比不會產生很大影響。

差分信號只是使用兩根信號線傳輸一路信號，依靠信號間電壓差進行判決的電路，既可以是模擬信號，也可以是數字信號。實際的信號都是模擬信號，數字信號只是模擬信號用門限電平量化后的取樣結果。因此差分信號對於數字和模擬信號都可以定義。

一個差分信號是用一個數值來表示兩個物理量之間的差異。從嚴格意義上來講，所有電壓信號都是差分的，因為一個電壓只能是相對於另一個電壓而言的。在某些系統里，系統“地”（GND）被用作電壓基準點。當“地”當作電壓測量基準時，這種信號規劃被稱之為單端的。我們使用該術語是因為信號是用單個導體上的電壓來表示的。

VDS不是傳輸速率快，是抗干擾能力強。有信號時，一棵線電壓+V，另一棵線電壓-V，接收端獲得的信號是兩者的差值+V-(-V)=2V。外界的干擾信號在兩棵線上的是同樣幅度和極性的+v信號，在接收端差值的過程中互相抵消了。由於抗干擾能力強，數字信號不易出錯，可以避免因校驗出錯引起的重發，從這個意義上說差分信號傳輸速率更高。

差分的概念在《模擬電路》課程里已經學習過了。差分信號是一對大小相等而極性相反的對稱信號，差分信號用於傳輸有用的信號。共模信號是作用於差分信號線上的一對大小相等極性也相同的信號，共模信號往往來自於外部干擾。差分信號在接收端是靠差分放大器來檢測的。差分放大器只對兩路輸入信號之間的差值起放大作用，而對兩路輸入信號共同對地的電位不起作用。

差分傳輸的信號能夠對外部干擾起到很強的抗干擾能力。

原始的輸入信號經過倒相器和緩衝器之後形成一對大小相等而極性相反的差分信號。對模擬信號，倒相器可以用運算放大器的反相比例放大電路來實現，緩衝器可以用運算放大器的同相跟隨電路來實現。對數字信號，可以分別用“非門”邏輯和同相緩衝器來實現。

差分信號在PCB（印製線路板）上被安排成“密近平行線”，用電纜連接兩台設備時則採用并行排線或雙絞線。在差分信號傳輸過程中會遇到外部干擾信號，但是，由於兩根差分信號線始終在一起，因此干擾信號一般都會同時作用在兩根信號線上，形成疊加在兩根信號線上大小相等相位也相同的共模信號。

到了接收端，差分放大器只對差分信號（有用信號）敏感，而對共模信號（干擾信號）形成抑制。這樣，差分傳輸的信號就具備了很強的抗干擾能力，因此特別適用於中遠距離通信或高速通信。相比之下，UART的兩根信號線TXD和RXD就不適合於遠距離通信，因為不是差分信號，所以一旦遇到外部干擾，信號就會嚴重畸變，在接收端因無法區分有用信號的和干擾信號而會形成大量的誤碼。

差分信號與傳統的一根信號線一根地線（即單端信號）走線的做法相比，其優缺點分別是：

1、抗干擾能力強。干擾雜訊一般會等值、同時的被載入到兩根信號線上，而其差值為0，即，雜訊對信號的邏輯意義不產生影響。

2、能有效抑制電磁干擾（EMI）。由於兩根線靠得很近且信號幅值相等，這兩根線與地線之間的耦合電磁場的幅值也相等，同時他們的信號極性相反，其電磁場將相互抵消。因此對外界的電磁干擾也小。

3、時序定位準確。差分信號的接受端是兩根線上的信號幅值之差發生正負跳變的點，作為判斷邏輯0/1跳變的點的。而普通單端信號以閾值電壓作為信號邏輯0/1的跳變點，受閾值電壓與信號幅值電壓之比的影響較大，不適合低幅度的信號。

若電路板的面積非常緊張，單端信號可以只有一根信號線，地線走地平面，而差分信號一定要走兩根等長、等寬、緊密靠近、且在同一層面的線。這樣的情況常常發生在晶元的管腳間距很小，以至於只能穿過一根走線的情況下。

認為差分信號不需要地平面作為迴流路徑，或者認為差分走線彼此為對方提供迴流途徑。造成這種誤區的原因是被表面現象迷惑，或者對高速信號傳輸的機理認識還不夠深入。差分電路對於類似地彈以及其它可能存在於電源和地平面上的噪音信號是不敏感的。地平面的部分迴流抵消並不代表差分電路就不以參考平面作為信號返迴路徑，其實在信號迴流分析上，差分走線和普通的單端走線的機理是一致的，即高頻信號總是沿著電感最小的迴路進行迴流，最大的區別在於差分線除了徠有對地的耦合之外，還存在相互之間的耦合，哪一種耦合強，那一種就成為主要的迴流通路。在PCB電路設計中，一般差分走線之間的耦合較小，往往只佔 10~20%的耦合度，更多的還是對地的耦合，所以差分走線的主要迴流路徑還是存在於地平面。當地平面發生不連續的時候，無參考平面的區域，差分走線之間的耦合才會提供主要的迴流通路，儘管參考平面的不連續對差分走線的影響沒有對普通的單端走線來的嚴重，但還是會降低差分信號的質量，增加 EMI，要盡量避免。也有些設計人員認為，可以去掉差分走線下方的參考平面，以抑制差分傳輸中的部分共模信號，但從理論上看這種做法是不可取的，阻抗如何控制？不給共模信號提供地阻抗迴路，勢必會造成 EMI 輻射，這種做法弊大於利。

認為保持等間距比匹配線長更重要。在實際的PCB布線中，往往不能同時滿足差分設計的要求。由於管腳分佈，過孔，以及走線空間等因素存在，必須通過適當的繞線才能達到線長匹配的目的，但帶來的結果必然是差分對的部分區域無法平行。PCB 差分走線的設計中最重要的規則就是匹配線長，其它的規則都可以根據設計要求和實際應用進行靈活處理。

認為差分走線一定要靠的很近。讓差分走線靠近無非是為了增強他們的耦合，既可以提高對雜訊的免疫力，還能充分利用磁場的相反極性來抵消對外界的電磁干擾。雖說這種做法在大多數情況下是非常有利的，但不是絕對的，如果能保證讓它們得到充分的屏蔽，不受外界干擾，那麼我們也就不需要再讓通過彼此的強耦合達到抗干擾和抑制 EMI 的目的了。如何才能保證差分走線具有良好的隔離和屏蔽呢？增大與其它信號走線的間距是最基本的途徑之一，電磁場能量是隨著距離呈平方關係遞減的，一般線間距超過4 倍線寬時，它們之間的干擾就極其微弱了，基本可以忽略。此外，通過地平面的隔離也可以起到很好的屏蔽作用，這種結構在高頻的（10G 以上）IC封裝PCB 設計中經常會用採用，被稱為CPW結構，可以保證嚴格的差分阻抗控制（2Z0）。

差分走線也可以走在不同的信號層中，但一般不建議這種走法，因為不同的層產生的諸如阻抗、過孔的差別會破壞差模傳輸的效果，引入共模雜訊。此外，如果相鄰兩層耦合不夠緊密的話，會降低差分走線抵抗雜訊的能力，但如果能保持和周圍走線適當的間距，串擾就不是個問題。在一般頻率（GHz 以下），EMI 也不會是很嚴重的問題，實驗表明，相距 500Mils 的差分走線，在3 米之外的輻射能量衰減已經達到 60dB，足以滿足 FCC的電磁輻射標準，所以設計者根本不用過分擔心差分線耦合不夠而造成電磁不兼容問題。

差分曼切斯特編碼並不是差分信號的一種，它指的是用在每一位開始時的電平跳變來表示邏輯狀態“0”，不跳變來表示邏輯狀態“1”。但每一位中間的跳變是用來做同步時鐘，沒有邏輯意義。

雙絞線上面走的不一定是差分信號，單端信號在雙絞線上的電磁輻射也比平行走線的輻射小。

布線非常靠近的差分信號對相互之間也會互相緊密耦合，這種互相之間的耦合會減小EMI發射，差分信號線的主要缺點是增加了PCB的面積，本文介紹電路板設計過程中採用差分信號線布線的布線策略。眾所周知，信號存在沿信號線或者PCB線下面傳輸的特性，即便我們可能並不熟悉單端模式布線策略，單端這個術語將信號的這種傳輸特性與差模和共模種信號傳輸方式區別開來，後面這兩種信號傳輸方式通常更為複雜。

差模信號通過一對信號線來傳輸。一個信號線上傳輸我們通常所理解的信號；另一個信號線上則傳輸一個等值而方向相反(至少在理論上是這樣)的信號。差分和單端模式最初出現時差異不大，因為所有的信號都存在迴路。單端模式的信號通常經由一個零電壓的電路(或者稱為地)來返回。差分信號中的每一個信號都要通過地電路來返回。由於每一個信號對實際上是等值而反向的，所以返回電路就簡單地互相抵消了，因此在零電壓或者是地電路上就不會出現差分信號返回的成分。共模方式是指信號出現在一個(差分)信號線對的兩個信號線上，或者是同時出現在單端信號線和地上。對這個概念的理解並不直觀，因為很難想象如何產生這樣的信號。這主要是因為通常我們並不生成共模信號的緣故。共模信號絕大多數都是根據假想情況在電路中產生或者由鄰近的或外界的信號源耦合進來的雜訊信號。共模信號幾乎總是“有害的”，許多設計規則就是專為預防共模信號出現而設計的。

通常(當然也有一些例外)差分信號也是高速信號，所以高速設計規則通常也都適用於差分信號的布線，特別是設計傳輸線這樣的信號線時更是如此。這就意味著我們必須非常謹慎地設計信號線的布線，以確保信號線的特徵阻抗沿信號線各處連續並且保持一個常數。在差分線對的布局布線過程中，我們希望差分線對中的兩個PCB線完全一致。這就意味著，在實際應用中應該盡最大的努力來確保差分線對中的PCB線具有完全一樣的阻抗並且布線的長度也完全一致。差分PCB線通常總是成對布線，而且它們之間的距離沿線對的方向在任意位置都保持為一個常數不變。通常情況下，差分線對的布局布線總是儘可能地靠近。

單端信號通常總是參照某種“參考”電平。這種“參考”電平可能是一個正值電壓也可能是地電壓、一個器件的閾值電壓、或者是其它什麼地方的另外一個信號。而另一方面差分信號則總是參照該差分線對中的另一方。也就是說，如果一個信號線(+信號)上的電壓高於另一個信號線(-信號)上的電壓，那麼我們就可以得到一種邏輯狀態；而如果前者低於後者那麼我們就可以得到另外的一種邏輯狀態。

1. 時序得到精確的定義，這是由於控制信號線對的交叉點要比控制信號相對於一個參考電平的絕對電壓值來得簡單。這也是需要精確實現差分線對等長布線的一個理由。如果信號不能同時到達差分線對的另一端的話，那麼源端所能夠提供的任何時序的控制都會大打折扣。此外，如果差分線對遠端的信號並非嚴格意義上的等值而反向，那麼就會出現共模雜訊，而這將導致信號時序和EMI方面的問題。

2. 由於差分信號並不參照它們自身以外的任何信號，並且可以更加嚴格地控制信號交叉點的時序，所以差分電路同常規的單端信號電路相比通常可以工作在更高的速度。由於差分電路的工作取決於兩個信號線(它們的信號等值而反向)上信號之間的差值，同周圍的雜訊相比，得到的信號就是任何一個單端信號的兩倍大小。所以，在其它所有情況都一樣的條件下，差分信號總是具有更高的信噪比因而提供更高的性能。差分電路對於差分對上的信號電平之間的差異非常靈敏。但是相對於一些其它的參考(尤其是地)來說，它們對於差分線上的絕對電壓值卻不敏感。相對來說，差分電路對於類似地彈反射和其它可能存在於電源和地平面上的雜訊信號等這樣的問題是不敏感的，而對共模信號來說，它們則會完全一致地出現在每一條信號線上。差分信號對EMI和信號之間的串擾耦合也具有一定的免疫能力。如果一對差分信號線對的布線非常緊湊，那麼任何外部耦合的雜訊都會相同程度地耦合到線對中的每一條信號線上。所以耦合的雜訊就成為“共模”雜訊，而差分信號電路對這種信號具有非常完美的免疫能力。如果線對是絞合在一起的(比如雙絞線)，那麼信號線對耦合雜訊的免疫能力會更強。由於不可能在PCB上很方便地實現差分信號的絞合，那麼儘可能地將它們的布線靠近在一起就成為實際應用中一種非常好的辦法。布線非常靠近的差分信號對相互之間也會互相緊密耦合。這種互相之間的耦合會減小EMI發射，特別是同單端PCB信號線相比。可以這樣想象，差分信號中每一條信號線對外的輻射是大小相等而方向相反，因此會相互抵消，就像信號在雙絞線中的情況一樣。差分信號在布線時靠得越近，相互之間的耦合也就越強，因而對外的EMI輻射也就越小。差分電路的主要缺點就是增加了PCB線。所以，如果應用過程中不能發揮差分信號的優點的話，那麼不值得增加PCB面積。但是如果設計出的電路性能方面有重大改進的話，那麼增加的布線面積所付出的代價就是值得的。

● 通用串列匯流排（USB）

● 火線介面（IEEE 1394）

● LVDS低電壓差分信號

● 差分放大器

● 共模信號

● 差模信號