雙口RAM

雙口RAM 是在一個SRAM 存儲器上具有兩套完全獨立的數據線、地址線和讀寫控制線，並允許兩個獨立的系統同時對該存儲器進行隨機性的訪問。即共享式多埠存儲器。

雙口RAM最大的特點是存儲數據共享。一個存儲器配備兩套獨立的地址、數據和控制線，允許兩個獨立的CPU或控制器同時非同步地訪問存儲單元。因為數據共享，就必須存在訪問仲裁控制。內部仲裁邏輯控制提供以下功能：對同一地址單元訪問的時序控制；存儲單元數據塊的訪問許可權分配；信令交換邏輯（例如中斷信號）等。

雙口RAM可用於提高RAM的吞吐率，適用於作於實時的數據緩存。

（1）對同一地址單元訪問的競爭控制

如果同時訪問雙口RAM的同一存儲單元，勢必造成數據訪問失真。為了防止衝突的發生，採用Busy邏輯控制，也稱硬體地址仲裁邏輯。此處只給出了地址匯流排選通信信號先於片選脈衝信號的情況，而且，兩端的片選信號至少相差tAPS——仲裁最小時間間隔（IDT7132為5ns），內部仲裁邏輯控制才可給后訪問的一方輸出Busy閉鎖信號，將訪問權交給另一方直至結束對該地址單元的訪問，才撤消Busy閉鎖信號，將訪問權交給另一方直至結束對該地址單元的訪問，才撤消Busy閉鎖信號。即使在極限情況，兩個CPU幾乎同時訪問同一單元——地址匹配時片選信號低跳變之差少於tAPS，Busy閉鎖信號也僅輸出給其中任一CPU，只允許一個CPU訪問該地址單元。仲裁控制不會同時向兩個CPU發Busy閉鎖信號。

（2）存儲單元數據塊的訪問許可權分配

存儲單元數據塊的訪問許可權分配只允許在某一時間段內由1個CPU對自定義的某一數據塊進行讀寫操作，這將有助於存儲數據的保護，更有效地避免地址衝突。信號量（Semaphore，簡稱SEM）仲裁閉鎖就是一種硬體電路結合軟體實現訪問許可權分配方法。SEM單元是與存儲單元無關的獨立標誌單元，圖3給出了一個信號量閉鎖邏輯框圖。兩個觸發器在初始化時均使SEM允許輸出為高電平，等待雙方申請SEM。如果收到一方寫入的SEM信號（通常低電平寫入），如圖3所示，仲裁電路將使其中一個觸發器的SEM允許輸出端為低電平，而閉鎖另一個SEM允許輸出端使其繼續保持高電平。只有當先請求的一方撤消SEM信號，即寫入高電平，才使另一SEM允許輸出端的閉鎖得到解除，恢復等待新的SEM申請。

（3）信令交換邏輯（signaling logic）

為了提高數據的交換能力，有些雙口RAM採用信令交換邏輯來通知對方。IDT7130（1K容量）就是採用中斷方式交換信令。利用兩個特殊的單元（3FFH和3FEH）作為信令字和中斷源。假設左端CPU向3FFH寫入信令，將由寫信號和地址選通信號觸發右端的中斷輸出，只有當右端的CPU響應中斷並讀取3FFH信令字單元，其中斷才被雙口RAM撤消。