計算機硬體基礎

系統地介紹了微型計算機體系中的硬體組成知識和技術應用，主要內容包括計算機基礎知識、中央處理器、存儲器、彙編語言及程序設計、I/O介面匯流排技術、中斷系統、DMA控制器及應用、典型介面晶元（包括8255A、8251A和8253) 、模數(A/D)和數模(D/A)轉換器、嵌入式處理器與嵌入式操作系統等。為了增強讀者對基本概念和理論知識的理解，《計算機硬基礎(第2版)》第2版在內容取捨上沿用了第1版的編寫風格，儘可能做到少而精，除保留了基本的8086/8088系統的理論外，又增加了微處理器、存儲器、匯流排和模數轉換等最新軟硬體技術的知識。在內容安排上由淺入深，並給出了大量的圖例和程序實例。配套的實驗指導教材還給出了創新實驗的內容和模擬軟體的實訓操作過程。本套教材也提供了用於自主學習的習題和習題解答。

第1章 計算機基礎知識1

1.1 計算機的產生1

1.2 微處理器發展概述2

1.2.1 4位微處理器2

1.2.2 8位微處理器2

1.2.3 16位微處理器3

1.2.4 32位微處理器3

1.3 微型計算機系統5

1.3.1 微型計算機的硬體組成5

1.3.2 微型計算機的軟體組成7

1.4 計算機數制及算術運算8

1.4.1 數制及數制轉換8

1.4.2 算術運算12

1.5 計算機數字電路17

1.5.1 邏輯代數17

1.5.2 門電路19

1.5.3 典型邏輯器件21

習題26

第2章 中央處理器29

2.1 CPU的功能和組成29

2.1.1 CPU的功能29

2.1.2 CPU的內部組成30

2.2 8086/8088的編程結構33

2.2.1 執行單元34

2.2.2 匯流排介面單元35

2.2.3 8086/8088的寄存器37

2.2.4 8086/8088的匯流排周期概念41

2.3.1 8086/8088的引腳信號42

2.3.2 8086/8088的最小模式44

2.3.3 8086/8088的最大模式47

2.4 8086/8088的存儲器組織與I/O組織52

2.4.1 8086/8088的存儲器組織52

2.4.2 8086/8088的I/O組織57

2.5 8086/8088的CPU時序57

2.5.1 匯流排讀操作周期57

2.5.2 匯流排寫操作周期60

2.5.3 空閑周期61

2.5.4 中斷響應周期62

2.5.5 系統複位和啟動64

2.6 典型CPU舉例65

2.6.1 Intel 80486微處理器及體系結構65

2.6.2 多核微處理器技術70

習題73

第3章 存儲器76

3.1 存儲系統概述76

3.1.1 存儲器的分類76

3.1.2 存儲器的主要性能指標77

3.1.3 存儲系統的層次結構78

3.2 半導體存儲器介質80

3.2.1 隨機存儲器與只讀存儲器80

3.2.2 DDR、DDR II與DDR III80

3.3 主存儲器83

3.3.1 主存儲器的基本組成與結構84

3.3.2 主存儲器的容量擴展87

3.3.3 存儲器與CPU的連接88

3.3.4 高速緩衝存儲器91

3.4 計算機中的內存管理93

3.4.1 DOS下的內存管理94

3.4.2 Windows下的內存管理94

3.5 外存儲設備95

3.5.1 外存儲設備概述95

3.5.2 硬碟存儲器95

3.5.3 光碟存儲器101

3.5.4 固態硬碟104

3.6 計算機中的文件管理107

習題110

第4章 8086彙編語言指令系統114

4.1 8086彙編語言指令語句格式114

4.2 操作數的定址方式115

4.2.1 立即數定址116

4.2.2 寄存器定址116

4.2.3 直接定址116

4.2.4 寄存器間接定址117

4.2.5 相對寄存器間接定址119

4.3 堆棧與堆棧操作121

4.4 8086指令系統124

4.4.1 數據傳送指令124

4.4.2 算術運算指令130

4.4.3 邏輯運算和移位指令136

4.4.4 串操作指令140

4.4.5 控制轉移指令142

4.4.6 中斷指令146

4.4.7 DOS和BIOS調用147

4.4.8 處理器控制指令151

4.5 指令系統的發展151

4.5.1 對指令系統的要求151

4.5.2 CISC與RISC152

習題153

第5章 彙編語言程序設計158

5.1 概述158

5.2 彙編語言源程序的基本結構和語法159

5.2.1 常用偽指令160

5.2.2 簡化段定義偽指令167

5.2.3 常量、變數和標號168

5.2.4 表達式169

5.3 彙編語言程序設計173

5.3.1 結構化程序設計173

5.3.2 EXE文件和COM文件176

5.3.3 彙編語言與高級語言的介面177

習題180

第6章 I/O介面和匯流排184

6.1 輸入輸出介面基本知識184

6.1.1 介面技術的基本知識184

6.1.2 輸入輸出傳送方式186

6.1.3 I/O埠的定址方式194

6.1.4 I/O介面讀寫194

6.1.5 串列介面和并行介面195

6.2 匯流排198

6.2.1 匯流排的概念198

6.2.2 匯流排分類及特性199

6.2.3 匯流排的性能指標205

6.2.4 匯流排結構對計算機系統性能的影響206

6.2.5 ICH和MCH（GMCH）206

習題208

第7章 中斷系統211

7.1 中斷的概念211

7.1.1 中斷源211

7.1.2 中斷過程212

7.1.3 中斷優先順序及嵌套214

7.2 8086/8088中斷系統214

7.3 中斷控制器8259A218

7.3.1 8259A的引腳功能218

7.3.2 8259A的內部結構219

7.3.3 8259A的命令字222

7.3.4 8259A級聯224

7.3.5 用8259A實現中斷控制226

習題233

第8章 DMA控制器及其應用237

8.1 DMA控制器（DMAC）的功能237

8.2 DMA控制器8237的原理及應用238

8.2.1 引腳及功能238

8.2.2 工作時序240

8.2.3 工作方式241

8.2.4 內部寄存器243

8.2.5 8237的定址及連接247

8.2.6 初始化250

習題252

第9章 典型介面晶元254

9.1 并行介面晶元8255A254

9.1.1 并行通信和并行介面254

9.1.2 8255A的內部結構和引腳信號255

9.1.3 8255A的控制字257

9.1.4 8255A的工作模式260

9.1.5 8255A的應用269

9.2 串列通信與串列介面8251A275

9.2.1 串列介面與串列通信275

9.2.2 8251A的基本工作原理283

9.3 8253可編程計數器/定時器300

9.3.1 概述300

9.3.2 可編程計數器/定時器的原理301

9.3.3 可編程計數器/定時器8253的引腳信號和編程結構302

9.3.4 8253的工作模式 308

9.3.5 可編程計數器/定時器8253編程實例315

習題318

第10章 模數（A/D）和數模（D/A）轉換321

10.1 概述321

10.2 A/D轉換器322

10.2.1 模數轉換的基本原理322

10.2.2 模數轉換的主要技術指標325

10.2.3 A/D轉換器ADC0809的結構及引腳326

10.3 D/A轉換器332

10.3.1 數模轉換的基本原理332

10.3.2 D/A轉換器的主要性能參數334

10.3.3 8位D/A轉換器DAC0832335

10.4 計算機中的ADC/DAC應用——音效卡Codec337

10.4.1 Codec簡介337

10.4.2 音效卡Codec的主要技術參數337

10.4.3 常見的音效卡Codec338

習題342

第11章 嵌入式處理器與嵌入式系統344

11.1 基本概念344

11.1.1 嵌入式系統的定義344

11.1.2 兩種存儲體系結構——馮·諾依曼結構與哈佛結構344

11.1.3 兩種指令系統結構——CISC和RISC346

11.2 嵌入式處理器348

11.2.1 嵌入式處理器現狀348

11.2.2 嵌入式處理器分類348

11.2.3 主流嵌入式處理器的介紹351

11.2.4 嵌入式處理器的發展趨勢359

11.3 嵌入式操作系統360

11.3.1 嵌入式操作系統的概念360

11.3.2 嵌入式操作系統的分類360

11.3.3 主流嵌入式操作系統的介紹362

11.3.4 嵌入式操作系統的發展趨勢366

習題368

附錄A ASCII編碼表370

參考文獻371