並聯終端匹配

並聯終端匹配后的信號傳輸具有以下特點：

A 驅動信號近似以滿幅度沿傳輸線傳播；

B 所有的反射都被匹配電阻吸收；

C 負載端接收到的信號幅度與源端發送的信號幅度近似相同。

在實際的電路系統中，晶元的輸入阻抗很高，因此對單電阻形式來說，負載端的並聯電阻值必須與傳輸線的特徵阻抗相近或相等。假定傳輸線的特徵阻抗為50?，則R值為50?。如果信號的高電平為5V，則信號的靜態電流將達到100mA。由於典型的TTL或CMOS電路的驅動能力很小，這種單電阻的並聯匹配方式很少出現在這些電路中。

雙電阻形式的並聯匹配，也被稱作戴維納終端匹配，要求的電流驅動能力比單電阻形式小。這是因為兩電阻的並聯值與傳輸線的特徵阻抗相匹配，每個電阻都比傳輸線的特徵阻抗大。考慮到晶元的驅動能力，兩個電阻值的選擇必須遵循三個原則：

⑴． 兩電阻的並聯值與傳輸線的特徵阻抗相等；

⑵． 與電源連接的電阻值不能太小，以免信號為低電平時驅動電流過大；

⑶． 與地連接的電阻值不能太小，以免信號為高電平時驅動電流過大。

並聯終端匹配優點是簡單易行；顯而易見的缺點是會帶來直流功耗：單電阻方式的直流功耗與信號的占空比緊密相關？雙電阻方式則無論信號是高電平還是低電平都有直流功耗。因而不適用於電池供電系統等對功耗要求高的系統。另外，單電阻方式

由於驅動能力問題在一般的TTL、CMOS系統中沒有應用，而雙電阻方式需要兩個元件，這就對PCB的板面積提出了要求，因此不適合用於高密度印刷電路板。