蔣林

1996年12月至今在西安郵電大學從事計算機應用技術和電路與系統方面的教學和科研工作。

1998年和2001年分別在西北工業大學航空微電子中心和復旦大學專用集成電路與系統國家重點實驗室兩次從事博士后研究工作。

2008年在美國加州大學河濱分校進行訪問研究，後任西安郵電大學研究生部部長。

2015年01月任西安郵電大學副校長。

2019年1月任西安科技大學校長。

課題

主持完成了郵電部重點科技發展計劃項目《本地數字交換機與接入網間V5介面專用集成電路晶元的研製》（項目編號：98045，項目經費：80萬元）。

國家“863”計劃課題《寬頻電路交換核心晶元開發》（課題編號：2003AA1Z1190，課題經費：150萬元）。

陝西省重大科技創新項目專項資金項目《寬頻電路交換核心晶元開發》（項目編號：2005ZKC（二）02-10，項目經費： 40萬元）。

主持完成了項目《IFNCAP協議標準化》（項目經費：10萬元）。

作為主要研究人員參與了國家863計劃“十五”緊急預啟動項目《視頻數字信號處理器IP核的設計》（項目編號：863-soc-y-2-1-6，項目經費：14萬元）。

國家“十五”科技攻關計劃課題《40G SDH（STM-256）光纖通信設備與系統關鍵ASIC開發》（課題編號：2002BA106B06，課題經費：100萬元）。

國家自然科學基金重大研究計劃項目《無線通信自重構容錯NOC研究》（項目編號：90607008，項目經費：30萬元）。

陝西省科學技術研究發展計劃項目《雙網數字傳真機》（項目編號：2005K04-G9，項目經費：5萬元）等多項科研項目。

正在主持國家“863”計劃課題《基於NoC的多處理器系統片上高性能互連技術研究》（課題編號：2007AA01Z111，課題經費：100萬元）和陝西省“13115”科技創新工程重大科技專項項目《高速數據網路包交換晶元研製及開發》（項目編號：2009ZDKG-43，項目經費：90萬元）。

《VLSI集成技術原理》《集成電路設計實踐》《計算機文化基礎》《C語言程序設計》《人工智慧導論》《多媒體技術》《數字信號處理》《FPGA設計基礎》《Verilog HDL硬體描述語言》等

陝西省通信專用集成電路設計工程技術研究中心副主任

中國通信學會通信專用集成電路委員會委員

《半導體學報》理事