張志偉

姓名 張志偉

性別 男

職稱 研究員

職務：國家工程中心副主任

高性能微處理器體系結構研究、高性能微處理器設計與實現技術研究，抗輻照加固微處理器設計研究

1999.09-2003.07 北京交通大學 學士 自動化

2003.09-2008.07 中國科學院自動化研究所 碩士/博士 計算機應用技術

2016.06-2016.12 美國加州大學洛杉磯分校 訪問學者

2008.07-2010.09 中科院自動化所國家集成電路設計中心 助理研究員

2010.10-2015.09 中科院自動化所國家集成電路設計中心 副研究員

2015.10- 中科院自動化所國家集成電路設計中心 研究員

2016.04- 中科院自動化所國家集成電路設計中心 副主任

2016.01- 中科院自動化所國家集成電路設計中心青島分中心 主任

作為總師/副總師，承擔或參與了多款高性能數字信號處理器的研製工作，經費金額總計超過2億元。帶領團隊刻苦攻關，突破多項微處理器設計核心關鍵技術，並建立完善的技術體系。目前，部分產品已在我國多種重要裝備中成功應用，對打破國外在高性能數字信號處理器方面的壟斷，保障核心器件自主可控，做出了重要貢獻，主要成績如下：

（1）建立高性能低功耗微處理器物理設計流程和平台，工藝覆蓋180nm到16nm，規模達2億門；

（2）攻克多項高性能設計核心技術；

（3）建立完整的抗輻照設計技術體系；

（4）建立完整的低功耗設計技術體系；

（5）負責或作為核心骨幹完成多款微處理器的體系結構設計；

（6）負責完成所有晶元的物理設計和流片；

（7）參與發表多篇專利和論文。

（1）1201數字信號處理器：國家重大項目，65nm工藝，項目經費為1995萬，本人擔任總設計師，負責該項目的整個研製過程；

（2）代數處理器：中科院先導專項重大創新項目，40nm工藝，項目經費5000萬，本人擔任副總設計師和項目協調人，主要負責各類報告/預算編寫、項目協調，高性能部件的設計和全晶元的物理設計和流片；

（3）0901數字信號處理器：國家重大項目，65nm工藝，項目經費3500萬，本人在該項目中擔任第一副總設計師，負責該項目的設計方案制定、全晶元前後端設計和流片；

（4）0902數字信號處理器：國家重大項目，基於65nm工藝，項目經費為5490萬，本人在該項目中擔任副總設計師，主要負責全晶元後端物理設計和流片；

（5）1401數字信號處理器：國家重大項目，基於28nm 工藝，經費4000萬，本人在該項目中擔任副總設計師；

（6）0801數字信號處理器：國家重大項目，基於90nm工藝，經費2000萬，本人在該項目中擔任副總設計師；

（7）0501數字信號處理器：國家重大項目，基於130nm工藝，經費2800萬，本人在該項目中擔任副總設計師。

（1）“多粒度并行存儲系統”，王東琳，劉子君，薛曉軍，張星，張志偉，謝少林

（2）“多粒度并行存儲系統與存儲器”，王東琳，謝少林，薛曉軍，劉子君，張志偉

（1）“并行向量處理引擎結構”，王東琳，謝少林，尹志剛，林嘯，張志偉，閆寒，薛曉軍

（2）“支持連續/離散地址多數據并行訪問的可配置存儲器結構”，王東琳，薛曉軍，尹志剛，林嘯，謝少林，張志偉，閆寒

（3）“具有可重構低功耗數據交織網路的數字信號處理器”，王東琳，林嘯，尹志剛，謝少林，張志偉，閆寒，薛曉軍

（4）“在高性能計算系統中生成向量處理指令集結構的方法”，王東琳，謝少林，尹志剛，林嘯，張志偉，閆寒，薛曉軍

（5）“一種支持定浮點可重構的橫向求和網路結構”，王東琳，閆寒，尹志剛，林嘯，謝少林，張志偉，薛曉軍

（6）“支持複數運算和子字并行的64位定浮點乘法器”，王東琳，張志偉，尹志剛，林嘯，謝少林，閆寒，薛曉軍

（7）“一種向量浮點運算裝置及方法”，王東琳，王惠娟，張志偉

（8）“一種採用多級流水線結構的高速浮點運算器”，王東琳，張志偉，王惠娟

（9）“一種有限脈衝響應濾波器”，王東琳，尹磊祖，謝少林，汪濤，張志偉

D.Wang, S. Xie, Z. Zhang, X. Du, L.Wang, Z.Liu etc. “MaPU: A Novel Mathematical Computing Architecture”