劉素娟

2006年6月，畢業於北京工業大學電子信息與控制工程學院，獲博士學位。2006年7月至今在北京工業大學電子信息與控制工程學院工作。2010年受國家外專局和國家集成電路人才培養基地資助，赴比利時魯汶大學K.U.Leuven做訪問學者，期間在歐洲微電子研發中心IMEC進修數模混合集成電路設計及SoC設計。2014年赴愛爾蘭都柏林大學交流訪問。

集成電路設計，包括模擬集成電路設計、數字集成電路設計、數模混合集成電路設計以及數字信號處理等。

國家自然科學基金，基於頻率相關模型的時間交替ADC頻率響應失配誤差的自適應校正方法研究

國家教育部博士點基金，時間交替模數轉換器（TIADC）的全數字校準技術研究

北京市自然科學基金，基於信號重組的時間交替高速ADC的校準技術研究

北京市教委項目，時間交替模數轉換器的自適應校準方法研究

北京工業大學青年科研基金，時間交替模數轉換器時間誤差的數字校準技術研究

北京海爾集成電路設計有限公司，模擬-數字轉換器的數字后處理技術的研究

北京海爾集成電路設計有限公司，高速并行模數轉換器設計的關鍵技術研究

北京海爾集成電路設計有限公司，多通道模數轉換器通道失配誤差校正技術研究

主講研究生《集成電路設計與Verilog語言》課程。

主講本科生《ASIC設計及應用》課程。

近年來在IEEETransactions、CSSP等國際期刊發表論文40餘篇。申請國家發明專利6項。