反相器

隨著微電子技術與工藝的不斷發展和創新，以計算機為代表的各類數字電子產品應用越來越廣泛，與此同時也面臨著更加複雜的電磁環境。CMOS反相器是幾乎所有數字集成電路設計的核心，它具有較大的雜訊容限、極高的輸入電阻、極低的靜態功耗以及對雜訊和干擾不敏感等優點，因此廣泛應用於數字集成電路中。HPM可以通過縫隙、孔洞以及外露連接線纜等“後門”途徑，耦合進入電子系統內部，影響系統內器件的正常工作，CMOS反相器作為構成數字集成電路最基礎的功能單元和數字電子系統中最為典型的器件，極易受HPM“後門”耦合作用的影響，進而產生干擾、擾亂或直接損傷效應。另外，CMOS反相器有明確的邏輯功能，HPM或者其它類型的強電磁脈衝對其產生的擾亂效應相比於對其它器件來講更加明顯。因此，研究數字集成電路或者數字電子系統的HPM效應，可以從CMOS反相器的HPM效應研究入手。已有研究指出HPM可以引起CMOS反相器的閂鎖(latch-up)效應，進而導致擾亂效應，Kim等人對CMOS反相器的HPM效應進行了大量的實驗研究，得到了一些重要結論，比如，當HPM頻率較高時其引發的CMOS反相器擾亂效應將會被抑制等，CMOS反相器在HPM作用下會發生門鎖效應並導致功能擾亂，但是一段時間后其功能可能會恢復正常，HPM引起CMOS反相器閂鎖效應的能量閾值特性。這些報道多數都是HPM效應實驗的結果描述和規律統計，而針對具體效應與規律進行機理分析和微觀解釋的研究則相對較少。

典型TTL與非門電路電路組成：輸入級——晶體管T1和電阻Rb1構成。中間級——晶體管T2和電阻Rc2、Re2構成。輸出級——晶體管T3、T4、D和電阻Rc4構成，推拉式結構，在正常工作時，T4和T3總是一個截止，另一個飽和。當輸入Vi=3.6V(高電平)Vb1=3.6+0.7=4.3V足以使T1(bc結)T2(be結)T3(be結)同時導通，一但導通Vb1=0.7+0.7+0.7=2.1V(固定值)，此時V1發射結必截止(倒置放大狀態)。Vc2=Vces+Vbe2=0.2+0.7=0.9V不足以T3和D同時導通，T4和D均截止。V0=0.2V(低電平)當輸入Vi=0.2V(低電平)Vb1=0.2+0.7=0.9V不足以使T1(bc結)T2(be結)T3(be結)同時導通，T2T3均截止，同時Vcc---Rc2----T4---D---負載形成通路，T4和D均導通。V0=Vcc-VRc2(可略)-Vbe4-VD=5-0.7-0.7=3.6(高電平)結論：輸入高，輸出低；輸入低，輸出高(非邏輯)。TTL優勢：工作速度快、帶負載能力強、傳輸特性好。TTL反相器的電壓傳輸特性：電壓傳輸特性是指輸出電壓跟隨輸入電壓變化的關係曲線，即UO=f(uI)函數關係。如圖2.3.2所示曲線大致分為四段：AB段(截止區)：當UI≤0.6V時，T1工作在深飽和狀態，Uces1<0.1V，Vbe2<0.7V，故T2、T3截止，D、T4均導通，輸出高電平UOH=3.6V。TTL反相器的電壓傳輸特性BC段(線性區)：當0.6V≤UI<1.3V時，0.7V≤Vb2<1.4V，T2開始導通，T3尚未導通。此時T2處於放大狀態，其集電極電壓Vc2隨著UI的增加而下降，使輸出電壓UO也下降。CD段(轉折區)：1.3V≤UI<1.4V，當UI略大於1.3V時，T2T3均導通，T3進入飽和狀態，輸出電壓UO迅速下降。DE段(飽和區)：當UI≥1.4V時，隨著UI增加T1進入倒置工作狀態，D截止，T4截止，T2、T3飽和，因而輸出低電平UOL=0.3V。

CMOS反相器電路由兩個增強型MOS場效應管組成，其中V1為NMOS管，稱驅動管，V2為PMOS管，稱負載管。NMOS管的柵源開啟電壓UTN為正值，PMOS管的柵源開啟電壓是負值，其數值範圍在2~5V之間。為了使電路能正常工作，要求電源電壓UDD>(UTN+|UTP|)。UDD可在3~18V之間工作，其適用範圍較寬。工作原理：當UI=UIL=0V時，UGS1=0，因此V1管截止，而此時|UGS2|>|UTP|，所以V2導通，且導通內阻很低，所以UO=UOH≈UDD，即輸出為高電平。當UI=UIH=UDD時，UGS1=UDD>UTN，V1導通，而UGS2=0<|UTP|，因此V2截止。此時UO=UOL≈0，即輸出為低電平。可見，CMOS反相器實現了邏輯非的功能。CMOS反相器的主要特性：在AB段由於V1截止，阻抗很高，所以流過V1和V2的漏電流幾乎為0。在CD段V2截止，阻抗很高，所以流過V1和V2的漏電流也幾乎為0。只有在BC段，V1和V2均導通時才有電流iD流過V1和V2，並且在UI=1/2UDD附近，iD最大。

基於CMOS反相器模擬模型，研究了溫度變化對反相器HPM擾亂效應的影響。研究表明，反相器所處環境溫度越高對HPM越敏感，這一結論得到了實驗數據的驗證，同時又擴充了實驗數據所適用的溫度範圍。研究認為，襯底電阻增大是環境溫度升高時反相器HPM擾亂效應敏感性增加的主要原因。模擬得到了HPM引起的反相器門鎖延時特性，通過對溫度分佈影響的分析，論文指出閂鎖延時特性與熱邊界條件密切相關，器件內部平均溫度持續上升導致閂鎖效應的大電流通路阻抗增大，從而使得閂鎖效應難以繼續維持，這一結論為文獻中報道的閂鎖延時特性提供了微觀解釋CMOS反相器的HPM擾亂效應機理出發，建立了考慮HPM脈寬效應和頻率影響的擾亂效應閾值解析模型，並利用模擬結果和實驗數據對解析模型進行了驗證。研究認為，HPM導致的過剩載流子注入主導晶體管的電流放大過程，對擾亂效應至關重要。HPM擾亂脈寬效應可以用反相器寄生晶體管基區過剩載流子隨時間的累積效應來解釋；而HPM頻率對擾亂效應的影響則是由於HPM頻率較高時器件內部交變電場變化太快以致於載流子無法響應，從而影響了p型襯底中的注入電荷總量和過剩載流子濃度分佈。利用解析模型研究了結構參數LB對擾亂效應的影響，結果表明LB較小的CMOS反相器對HPM更敏感。

CMOS反相器憑藉其互補結構所具備的優勢成為於數字電路設計中應用最廣泛的一種器件。CMOS反相器是由n-MOSFET與p-MOSFET組成的互補推拉式結構，n-MOSFET作為驅動管(下拉管)，p-MOSFET作為負載管(上拉管）。包含p-n-p-n寄生結構的CMOS基本結構示意圖，兩個晶體管的柵極連接在一起，作為信號輸入端；兩個晶體管的襯底分別與它們的源極連接在一起，n-MOSFET的源極接地GND，p-MOSFET的源極接電源電壓Vdd；n-MOSFET與p-MOSFET的漏極連接在一起作為反相器的輸出端。為了在集成電路中製造n-MOSFET和p-MOSFET，必須形成絕緣的p襯底區和n襯底區，因此，CMOS集成電路中具有n阱、p阱和雙阱這三種工藝，本文針對n阱工藝下CMOS反相器進行研究，即在重摻雜的p型襯底硅上先生長一層輕摻雜p型外延層，然後通過n阱擴散工藝形成n阱，之後再製作場氧化層和柵氧化層，利用雜質注入的方式形成源漏區和高摻雜擴散區，最後澱積和刻蝕出金屬化電極並對器件表面進行一定程度的鈍化保護。如圖所示，這種情況下CMOS結構內部會形成寄生的n-p-n雙極型晶體管Q1和p-n-p雙極型晶體管Q2，Rsub和Rwell代表p型襯底電阻和n阱電阻。在實際應用時，CMOS反相器電路可能還會包含諸如靜電放電(electrostaticdischarge，ESD)保護電路、閂鎖防護電路以及輸入施密特整形電路等其它附屬電路。

目前關於HPM效應的實驗主要有兩種方法，即輻照法和注入法。輻照法是指HPM以空間電磁波方式對目標電子系統進行輻照，得到的是電子系統的HPM效應閾值。輻照法主要針對電子系統，能夠比較真實地模擬實際應用環境中電子系統的HPM電磁輻射環境，是獲取電子系統整機HPM效應閾值的最有效手段；但是這種方法也存在缺點，為了較為真實地模擬實際情況，實驗要求較高：微波波束需要覆蓋整個目標電子系統，並且照射強度均勻，這就要求微波源輻射天線與效應物之間的距離不能太小，但是通常實驗需要在特定的微波暗室中進行，實驗空間有限，難以滿足輻照均勻的要求。另外，輻照實驗從HPM源到電子系統內部元器件須經過電磁傳輸和耦合等複雜過程，不利於對電子系統HPM效應機理進行分析。注入法是指HPM以傳導方式注入目標效應物的敏感埠，觀測其瞬態響應。注入法主要針對單元電路或器件，更適合於HPM效應規律、效應機理及敏感環節研究。注入法相對於輻照法更容易實現，對實驗環境的要求相對較低，可以在普通實驗室完成，主要需要解決兩個問題：一是減小注入通道的微波駐波係數，提高微波注入效率，使更多的微波功率進入目標電路或器件；二是要做好微波源和效應目標之間的隔離，避免相互影響和破壞，目前主要隔離措施有衰減、高通/低通濾波和隔離等。