DDRIII

DDRIII

DDRIII可以看作是GDDR2的改進版,二者有很多相同之處,例如採用1.8V標準電壓、主要採用144Pin球形針腳的FBGA封裝方式。不過GDDR3核心有所改進:GDDR3顯存採用0.11微米生產工藝,耗電量較GDDR2明顯降低。

DDR3採用新型設計


DDR3是在DDR2基礎上採用的新型設計:
1.8bit預取設計,而DDR2為4bit預取,這樣DRAM內核的頻率只有介面頻率的1/8,DDR3-800的核心工作頻率只有100MHz。
2.採用點對點的拓樸架構,以減輕地址/命令與控制匯流排的負擔。
3.採用100nm以下的生產工藝,將工作電壓從1.8V降至1.5V,增加非同步重置(Reset)與ZQ校準功能。

與DDR2主要不同之處


1.突髮長度(Burst Length,BL)

由於DDR3的預取為8bit,所以突發傳輸周期(Burst Length,BL)也固定為8,而對於DDR2和早期的DDR架構系統,BL=4也是常用的,DDR3為此增加了一個4bit Burst Chop(突發突變)模式,即由一個BL=4的讀取操作加上一個BL=4的寫入操作來合成一個BL=8的數據突發傳輸,屆時可通過A12地址線來控制這一突發模式。而且需要指出的是,任何突發中斷操作都將在DDR3內存中予以禁止,且不予支持,取而代之的是更靈活的突發傳輸控制(如4bit順序突發)。

2.定址時序(Timing)

就像DDR2從DDR轉變而來后延遲周期數增加一樣,DDR3的CL周期也將比DDR2有所提高。DDR2的CL範圍一般在2~5之間,而DDR3則在5~11之間,且附加延遲(AL)的設計也有所變化。DDR2時AL的範圍是0~4,而DDR3時AL有三種選項,分別是0、CL-1和CL-2。另外,DDR3還新增加了一個時序參數——寫入延遲(cwd),這一參數將根據具體的工作頻率而定。

3.DDR3新增的重置(Reset)功能

重置是DDR3新增的一項重要功能,並為此專門準備了一個引腳。DRAM業界很早以前就要求增加這一功能,如今終於在DDR3上實現了。這一引腳將使DDR3的初始化處理變得簡單。當Reset命令有效時,DDR3內存將停止所有操作,並切換至最少量活動狀態,以節約電力。
在Reset期間,DDR3內存將關閉內在的大部分功能,所有數據接收與發送器都將關閉,所有內部的程序裝置將複位,DLL(延遲鎖相環路)與時鐘電路將停止工作,而且不理睬數據匯流排上的任何動靜。這樣一來,將使DDR3達到最節省電力的目的。

4.DDR3新增ZQ校準功能

ZQ也是一個新增的腳,在這個引腳上接有一個240歐姆的低公差參考電阻。這個引腳通過一個命令集,通過片上校準引擎(On-Die Calibration Engine,ODCE)來自動校驗數據輸出驅動器導通電阻與ODT的終結電阻值。當系統發出這一指令后,將用相應的時鐘周期(在加電與初始化之後用512個時鐘周期,在退出自刷新操作後用256個時鐘周期、在其他情況下用64個時鐘周期)對導通電阻和ODT電阻進行重新校準。

5.分為兩個參考電壓

在DDR3系統中,對於內存系統工作非常重要的參考電壓信號VREF將分為兩個信號,即為命令與地址信號服務的VREFCA和為數據匯流排服務的VREFDQ,這將有效地提高系統數據匯流排的信噪等級。

6.點對點連接(Point-to-Point,P2P)

這是為了提高系統性能而進行的重要改動,也是DDR3與DDR2的一個關鍵區別。在DDR3系統中,一個內存控制器只與一個內存通道打交道,而且這個內存通道只能有一個插槽,因此,內存控制器與DDR3內存模組之間是點對點(P2P)的關係(單物理Bank的模組),或者是點對雙點(Point-to-two-Point,P22P)的關係(雙物理Bank的模組),從而大大地減輕了地址/命令/控制與數據匯流排的負載。而在內存模組方面,與DDR2的類別相類似,也有標準DIMM(台式PC)、SO-DIMM/Micro-DIMM(筆記本電腦)、FB-DIMM2(伺服器)之分,其中第二代FB-DIMM將採用規格更高的AMB2(高級內存緩衝器)。
面向64位構架的DDR3顯然在頻率和速度上擁有更多的優勢,此外,由於DDR3所採用的根據溫度自動自刷新、局部自刷新等其它一些功能,在功耗方面DDR3也要出色得多,因此,它可能首先受到移動設備的歡迎,就像最先迎接DDR2內存的不是台式機而是伺服器一樣。在CPU外頻提升最迅速的PC台式機領域,DDR3未來也是一片光明。目前Intel預計在明年第二季所推出的新晶元-熊湖(Bear Lake),其將支持DDR3規格,而AMD也預計同時在K9平台上支持DDR2及DDR3兩種規格。

未來展望


DDRIII當家 最快2009年
以目前DDRII當紅的狀況推估,DDRIII最快要到2009年時,才會成為DRAM市場的主流規格。DDRII在2004年初開始在PC應用市場萌芽,但受DRAM廠0.11微米製程轉換不順,以及英特爾晶片組缺貨影響,直到去年第四季產出才達30%,預估今年第二季后才會超越50%,DDRII從萌芽到成熟,超過二年,成為主流的時程較廠商預期晚一年。
由於DDRII成為主流時程遞延,也使得DDRIII進度受到影響。英特爾已將DDRIII上市時間延至2007年,DRAM厂部分,最快會在下半年起進入工程樣品
(ENGINEERING SAMPLE)階段,最快明年下半年開始試產。
晶片組市場方面,Intel支援DDRIII的晶片組最快明年第二季後上市,超微則因支援DDRII的微處理器在今年中才會問世,因此支援DDRIII的時程恐要到2008年以後。
預估DRIII在2008年底有機會達到DRAM市場30%比重,最快2009年才有機會成為主流,不過,如果DRAM廠在70奈米製程轉換上又出現不順,DDRIII正式普及的時間將會再往後延。