數字邏輯設計

《數字邏輯設計》共分8章和兩個附錄，第1章是邏輯電路導論，第2章介紹門電路的物理實現和特性，第3～4章介紹各種組合邏輯電路及其優化實現，第5章介紹觸發器和寄存器，第6章介紹同步時序電路，第7章介紹非同步時序電路，第8章以實例介紹數字系統的特點和設計方法，附錄A介紹EDA工具Quartus Ⅱ，附錄B介紹硬體描述語言VHDL。《數字邏輯設計》附有光碟，其中包含QuartusⅡ網路版安裝軟體、《數字邏輯設計》中的圖片、表格以及VHDL源代碼。

《數字邏輯設計》的特點是引入電子設計自動化（Electronic Design Automation，EDA）工具和硬體描述語言VHDL，使理論教學和上機實踐相結合，使學習基本原理和掌握設計方法相結合。

《數字邏輯設計》可作為高等院校計算機、自動化、電子工程及相關專業“數字邏輯”課程的教材，也可作為從事相關工作的工程技術人員的參考書。

薛宏熙，清華大學計算機系教授。1962年畢業於清華大學自動控制系，畢業后在清華大學任教，其中1985年至1986年作為訪問學者在加拿大多倫多大學進修。研究方向為數字系統設計自動化，包括模擬、邏輯綜合、高層次綜合、形式驗證、軟硬體協同設計、系統晶元設計工具研究等。講授過的課程有：數字邏輯、計算機原理、計算機系統結構、數字系統自動設計、VHDL與集成電路設計等。出版著作有《計算機組成與設計》、《數字系統計算機輔助設計》、《數字系統設計自動化》等，譯著有《用Spec C做系統設計》、《VHDL簡明教程》、《用VHDL設計電子線路》、《數字邏輯與VHDL設計》等。

第1章 邏輯電路導論

1.1 開關電路數學表示方法初步

1.1.1 真值表

1.1.2 二進位編碼

1.1.3 真值表的常見形式

1.1.4 分析與綜合

1.2 邏輯代數

1.2.1 邏輯代數的基本運算

1.2.2 邏輯函數

1.2.3 邏輯代數的基本公式和運算規則

1.3 用與門、或門和非門進行邏輯綜合

1.4 公式法化簡邏輯函數o

1.5 卡諾圖

1.5.1 卡諾圖是真值表的圖形表示

1.5.2 用卡諾圖化簡邏輯函數

1.5.3 概念提升

1.6 邏輯函數的標準形式

1.6.1 函數的“積之和”表達式

1.6.2 函數的“和之積”表達式

1.6.3 兩種表達形式的互換

1.6.4 包含無關項的邏輯函數的化簡

1.7 表格法化簡邏輯函數

1.7.1 求質蘊含項集合

1.7.2 求最小覆蓋

1.7.3 表格法小結

1.8 解題示例

【本章小結】

【習題】

第2章 數字集成電路的基本元件--門電路

2.1 概述

2.2 TTL集成門電路

2.2.1 TTL與非門簡介

2.2.2 TTL與非門的外特性及其參數

2.2.3 集電極開路的與非門

2.2.4 TTL三態門

2.3 MOS場效應晶體管

2.4 MOS門電路

2.4.1 NMOS門電路

2.4.2 CMOS門電路

2.4.3 其他類型的CMOS門電路

2.4.4 CMOS邏輯門電性能分析

2.4.5 不同類型邏輯門的配合問題

2.5 74系列中小規模集成電路晶元

2.6 可編程邏輯器件

2.6.1 可編程邏輯陣列PLA

2.6.2 可編程陣列邏輯PAL和GAL

2.6.3 複雜可編程器件

2.6.4 現場可編程門陣列

2.6.5 可編程開關的物理實現

2.6.6 CPLD和FPGA特點比較

【本章小結】

【習題】

第3章 組合邏輯電路的優化實現

3.1 組合邏輯電路的特點與優化實現

3.2 單輸出函數和多輸出函數

3.2.1 多輸出函數的化簡

3.2.2 多輸出函數的優化實現

3.2.3 用EDA工具優化實現組合邏輯電路示例

3.3 多級邏輯電路的綜合

3.3.1 提取公因子

3.3.2 功能分解

3.4 組合邏輯電路積木塊

3.4.1 多路選擇器

3．4．2 用LUT構建更大規模的組合邏輯電路

3．4．3 編碼器

3．4．4 解碼器

3．4．5 數值比較器

3．4．6 算術邏輯運算電路

3．5 組合邏輯電路中的競爭和險象

3．5．1 險象的分析

3．5．2 險象的消除

3．6 解題示例

【本章小結】

【習題】

第4章 數的表示方法和算術運算電路

4．1 數制和編碼

4．1．1 數的位置表示法

4．1．2 二進位數和十進位數的相互轉換

4．1．3 八進位數的二進位編碼

4．1．4 十六進位數的二進位編碼

4．1．5 十進位數的二進位編碼

4．1．6 格雷碼

4．1．7 字元編碼

4．1．8 奇偶校驗碼

4．2 無符號數的加法運算

4．2．1 二進位整數的加法運算

4．2．2 BCD碼形式的十進位數加法運算

4．3 有符號數的表示方法和算術運算

4．3．1 二進位定點數的原碼錶示形式

4．3．2 二進位定點數的補碼錶示形式和加減運算

4．3．3 二進位定點數的反碼錶示形式和加減運算

4．4 用EDA工具設計算術運算電路示例

【本章小結】

【習題】

第5章 鎖存器、觸發器和寄存器

5．1 鎖存器

5．1．1 基本R-S鎖存器

5．1．2 選通D鎖存器

5．2 D觸發器

5．2．1 從總體的角度觀察D觸發器

5．2．2 D觸發器和D鎖存器的比較

5．2．3 帶使能控制的D觸發器

5．3 主從D觸發器

5．4 其他類型的觸發器

5．4．1 T觸發器

5．4．2 JK觸發器

5．5 寄存器

5．6 設計示例

【本章小結】

【習題】

第6章 同步時序電路

6．1 同步時序電路概述

6．2 同步時序電路的設計

6．2．1 狀態圖和狀態表

6．2．2 狀態分配

6．2．3 確定激勵函數和輸出函數

6．2．4 VHDL行為描述與使用EDA工具設計

6．3 狀態化簡

6．3．1 完全規定的有限狀態機和不完全規定的有限狀態機

6．3．2 狀態化簡演演算法

6．4 同步時序電路中的競爭和險象

第7章 非同步時序電路

第8章 數字系統設計

附錄A DEA工具 Quartus Ⅱ簡介

附錄B 硬體描述語言VHDL簡介

參考文獻