三線制

航天工程領域中，星地通訊等遠距離遙測遙控是嵌入式衛星數管計算機重要功能之一，利用三線制同步串列遙測遙控通道對指令和數據進行收發操作是通信鏈路的重要環節。

目前許多處理器晶元都已集成了同步串列介面，但基於三線制同步串列介面的處理器並不多。利用傳統設計方法所實現的三線制同步通信硬體電路介面雖然能滿足一般工程設計要求，但在“低成本、小體積、低功耗和靈活性”設計理念的推動下，傳統設計顯然弊大於利。採用可編程邏輯器件CPLD/FPGA技術，對三線制同步串列通信介面電路進行結構設計與實現，可以大幅度減小系統體積，降低功耗，提高設計的靈活度。同時，還可以在其中增加其他邏輯功能模塊，並能很方便地應用到相關的嵌入式系統中。

三線制同步串列通信時，發送端和接收端必須使用共同的時鐘源才能保持它們之間的準確同步。為達到準確同步的目的，其中一個方法就是採用編碼和解碼的原理，即在發送端利用編碼器把要發送的數據和發送時鐘組合在一起，通過傳輸線發送到接收端，在接收端再用解碼器從數據流中分離出接收時鐘。常用的編碼解碼器有曼徹斯特編碼解碼及NRZ-L碼。

三線制同步串列通信主要包括三個信號：採樣信號（也叫幀同步信號）、時鐘信號和串列數據信號。

數據接收或發送時，首先幀同步信號先觸發一個瞬時啟動脈衝，之後保持低電平有效，時鐘信號緊隨其後，數據在時鐘信號的上升沿保持穩定，並開始採樣和傳輸，每個時鐘周期收發一位字元數據，串列數據成批連續發送和接收。

1、基於傳統設計的硬體電路介面實現

在三線制同步串列通信控制器介面的傳統硬體電路設計中，需使用多片元器件來實現其功能，包括：非同步四位計數器、移位寄存器、8位D觸發器、與門、與非門和反相器等主要功能器件，介面電路原理圖在ProteI 99 SE中實現。

通過複位信號rst n、片選信號CS、門控信號strobe和讀寫信號RW等的不同組合，實現邏輯控制功能。通過非同步四位計數器SN54HC161的計數功能，使得移位寄存器SN54HC164順利進行數據的串/並轉換，將8位并行數據通過8位D觸發器SN54HC374鎖存在內部匯流排上等待系統接收。在輸出端，通過雙D觸發器SN54HC74產生中斷信號int，通知系統內的微處理器進行數據接收操作。

系統時鐘start-clk通過分頻電路模塊產生髮送時鐘原始信號code-clk，用於電路的時鐘狀態控制。系統內的微處理器將要發送的8位并行數據通過8位D觸發器SN54HC377，將數據鎖存在其Q埠等待發送，然後在非同步四位計數器SN54HC161的計數功能控制下，移位寄存器SN54HC165進行數據的並/串轉換操作。在輸出端，通過雙D觸發器SN54HC74產生中斷信號，然後開始通過單向匯流排驅動器SN54HC244進行幀同步信號、時鐘信號及數據的發送操作。

2、基於CPLD/FPGA的介面結構設計

為解決傳統硬體電路元器件多，功耗大，體積大等缺點，利用CPLD/FPGA技術，同時結合VHDL硬體描述語言設計三線制同步串列通信控制器介面已成為一種必然，結合三線制同步串列通信機理，設計出了基於CPLD/FPGA的三線制同步串列通信控制器介面內部結構。整個三線制同步串列通信控制器介面的內部結構主要由時鐘分頻模塊、系統介面控制邏輯、數據接收模塊、數據發送模塊等四大模塊構成。

時鐘分頻模塊主要用於數據收/發模塊產生同步時鐘信號。系統介面控制邏輯主要用於各種邏輯功能信號的控制，同時還可以接收_中斷仲裁邏輯模塊產生的中斷信號，控制數據的接收或者發送操作。數據接收模塊是三線制同步串列通信控制器介面進行數據接收的核心部分，其模塊結構如圖5所示。

數據接收流程：在幀同步脈衝信號觸發下，串列數據在時鐘信號rclk上升沿到來時保持穩定，並通過rdata信號線進入數據接收模塊。在該模塊內部，串列數據經過串/並變換，接收FIFO作為數據緩衝器，將接收到的數據鎖存在VHDL程序指定的兩個地址寄存器中，一個地址單元存儲數據的高八位，另外一個地址單元存儲數據的低八位，當數據存滿這兩個地址單元后，介面向系統發出一個“接收緩存滿”的接收中斷標誌int，系統微處理器響應后，數據被全部取出，并行數據被送往系統的數據匯流排上，重複進行相同操作，直至連續接收完所有數據，數據接收過程結束。

數據發送流程：在sgate幀同步脈衝信號觸發下，系統數據匯流排上的并行數據在時鐘信號sclk上升沿到來時保持穩定，並通過數據發送模塊開始數據發送。在模塊內部，首先發送FIFO數據緩衝器，當并行數據存滿該緩存單元后，數據發送模塊向系統發出一個“發送緩存滿”的發送中斷標誌int，系統微處理器響應后，并行數據從發送FIFO內讀出，經過並/串變換成串列數據，最高位MSB最前，最低位LSB最後，並被送往發送數據信號線Sdata上，發送至外圍設備介面，重複進行相同操作，直至發送完畢所有數據，數據發送過程結束。

在新一代電子產品設計中，經常需要對溫度信號進行採集處理。目前常用的溫度感測器有熱電偶、鉑電阻等。其中，鉑電阻溫度感測器由於精度高、調理簡單等特點，廣泛應用於汽車、航空、工業自動化測量等領域。一種三線制鉑電阻溫度感測器信號調理電路，實現將三線制鉑電阻電阻信號轉換成對應的電壓信號，后級通過AD採集器採集后，由處理器進行處理。同時，該電路還實現了對三線制鉑電阻溫度感測器的故障檢測功能。

電路設計：設計三線制鉑電阻溫度感測器信號調理電路的目的就是將三線制鉑電阻溫度感測器的電阻信號調理成對應的電壓信號，通過AD採集器採集后，由處理器進行處理。電路原理框圖如圖所示。

原理框圖設計三線制鉑電阻溫度感測器電阻信號調理電路包括：精密電流源、惠斯通電橋、差分放大器三個部分。

精密電流源：用於給惠斯通電橋施加激勵，選用高精度電壓源及高精度電阻組成。

惠斯通橋：由於被測量為電阻值，通過惠斯通電橋可以精確的測得電阻值。

差分放大；由於惠斯通橋輸出的電壓信號比較小（mV級），需要進行放大。本文選擇典型的由運算放大器組成的差分比例放大電路，它具有輸出信號強、抗干擾能力強的特點，因此適合在發動機感測器調理電路中使用，能夠提升電路的抗干擾能力。

將三線制鉑電阻溫度感測器的電阻信號調理成與電阻對應的電壓信號。調理后的信號可通過AD採集器處理后，由處理器進行運算處理。並且能夠對感測器斷線和短路故障進行檢測識別。該電路已成功應用在實際工程項目中，並通過了多項試驗驗證，性能穩定，可靠性較高。