張建偉

張建偉：男，大連理工大學電子科學與技術學院副教授

2013.12-今 大連理工大學 電子科學與技術學院 副教授

2009.12-2013.12 大連理工大學 電子科學與技術學院 講師

2003.09- 2009. 07 哈爾濱工業大學 微電子學與固體電子學 工學博士

2001.09 – 2003.07 哈爾濱工業大學 電子科學與技術 工學碩士

1997.09 – 2001.07 哈爾濱工業大學 電子科學與技術 工學學士

社會兼職

IEEE Circuits and Systems雜誌審稿人

研究領域（研究課題）

1 高速低功耗VLSI、

2 高速低功耗按內容定址存儲器（CAM）

3 高可靠性集成電路設計

4 高性能非同步集成電路設計

碩博研究方向

1 高速低功耗VLSI

2 高可靠性集成電路設計

出版著作和論文

期刊

Jian-Wei Zhang, Ming-Yan Yu, Bin-Da Liu, Xiao-Feng Huang. A High-Speed and EDP-Efficient Range-Matching Scheme for Packet Classification. IEEE Trans. Circuits Syst. II. 2009, 56(9):729-733 (SCI: 000269777400009, EI: 20094112368511, IF:1.436)

Jian-Wei Zhang, Yi-Zheng Ye, Bin-Da Liu. A Current-Recycling Technique for Shadow-Match-Line Sensing in Content-Addressable Memories. IEEE Transactions on Very Large Scale Integration (VLSI) systems. 2008, 16(6):667-682. (SCI: 000256768000009, IF：1.373 EI: 20082211285894)

Jian-Wei Zhang, Yi-Zheng Ye, Bin-Da Liu, Jin-Bao Lan. A Cascaded Charge-Sharing Technique for Low-Power Match-Line Design in Content-Addressable Memories. Chinese Journal of Semiconductors, 2009, 30(6) :065009-1~065009-6. (EI: 20093912338180)

Xin-Chuan Wu, Jin-Xiang Wang, Zhi-Gang Mao, and Jian-Wei Zhang. "Conjugate Interleaved Partitioning PTS Scheme for PAPR Reduction of OFDM signals", Circuits, Systems and Signal Processing. 2010, 29(3), 499-514. (SCI: 000276251600011).

Bin Zhou, Yi-Zheng Ye, Zhao-Lin Li, Jian-Wei Zhang, Xin-Chun Wu, Rui Ke. A test set embedding approach based on twisted-ring counter with few seeds. INTEGRATION, the VLSI journal. 2009, 43(1), 81-100. .(SCI: 000273177700007)

國際會議

Jian-Wei Zhang, Yi-Zheng Ye, Bin-Da Liu, Feng Guan. Self-Timed Charge Recycling Search-Line Drivers in Content-Addressable Memories. in 2009 IEEE International Symposium on Circuits and Systems, 2009: 3070-3073. (EI: 20094412405692)

Jian-Wei Zhang, Yi-Zheng Ye, Bin-Da Liu. A Low-power Technique Based on Charge Injection and Current-Saving Methods for Match-Line Sensing in Content-Addressable Memories. in proc. 2006 IEEE Asia-Pacific Conf. on Circuits and Systems. 2006: 1293-1296. (EI: 20083611502343)

Jian-Wei Zhang, Yi-Zheng Ye, Bin-Da Liu. A New Mismatch-Dependent Low Power Technique with Shadow Match-Line Voltage-Detecting Scheme for CAMs. in Proc. 2006 International Symposium on Low Power Electronics and Design. 2006: 135-138. (EI: 20071710568895)

專利

王進祥；吳新春；付方發；張建偉；周彬；關峰. 基於選擇路徑的相位因子結合電路 [P]. 中國專利:CN101562593, 2009-10-21.

王進祥；吳新春；付方發；張建偉；周彬；關峰. 基於存儲單元的相位因子結合方法 [P]. 中國專利:CN101562592, 2009-10-21.

在讀學生人數

碩士生7人創新實驗學生2人

畢業學生人數本科生9人研究生1人