ATPG

自動測試圖樣產生（英語：Automatic test pattern generation, ATPG）系統是一種工具，產生資料給製造出來后的數字電路作測試使用。

超大規模集成電路的測試平台，要達到非常高的錯誤涵蓋率（Fault coverage）是非常困難的工作，因為它的複雜度很高。針對組合邏輯電路（Combinatorial logic）和時序邏輯電路（Sequential logic）的電路測試，必須要使用不同的 ATPG 方法。

一個ATPG的周期可以分為兩個階段：

1、測試的生成

2、測試的應用

在測試的生成過程中，針對電路的設計的測試模型在Gate或Transistor Level產生，以使錯誤的電路能夠被該模型所偵測。這個過程基本上是個數學過程，可以通過以下幾個方法獲得：

1、手工方法

2、演演算法產生

3、偽隨機產生－－軟體通過複雜的ATPG程序產生測試圖形向量

在創建一個測試時，我們的目標應該是在有限存儲空間內執行高效的測試圖形向量。由此可見，ATPG需要在滿足一定錯誤覆蓋率的條件下，產生儘可能少的測試向量。主要考慮到下述因素：

1、建立最小測試組所需要的時間

2、測試圖形向量的大小，軟體、硬體的需求

3、測試過程的長度

4、載入測試圖形向量所需的時間

5、外部設備

現在被廣泛使用的ATPG演演算法包括：D演演算法，PODEM演演算法和FAN演演算法。任何演演算法都需要一種叫“path sensitization”的技術，它指的是在電路中尋找一條路徑以使得路徑中的錯誤都能表現在路徑的輸出端。

最廣泛應用的演演算法是D演演算法，D代表1而D'代表0，D和D'互補。具體的方法在此不再贅述。

ATPG產生過程包含以下步驟：

1、錯誤選擇，選擇需要測試的錯誤

2、初始，尋找合適的輸入向量集

3、傳輸向量集

4、比較結果

可測試性設計（英語：Design for Testability, DFT）是一種集成電路設計技術，它將一些特殊結構在設計階段植入電路，以便設計完成後進行測試。電路測試有時並不容易，這是因為電路的許多內部節點信號在外部難以控制和觀測。通過添加可測試性設計結構，例如掃描鏈等，內部信號可以暴露給電路外部。總之，在設計階段添加這些結構雖然增加了電路的複雜程度，看似增加了成本，但是往往能夠在測試階段節約更多的時間和金錢。