雙極集成電路

RC的值大小合適，OC門連在一起才能正常工作。RC的數值可以在很大的範圍之間選擇，一般可以在1kW~100 kW。RC選取較小值，輸出的上升沿較小；選取較大值，輸出的上升沿較大，需要根據實際需要進行確定。

三態與非門與一般與非門不同，它的輸出端除了可以出現高電平、低電平外，還可以出現第三種狀態——高阻狀態，或稱禁止狀態。

（1）三態與非門的結構和工作原理

圖3(a)的右半部分就是一個與非門，左半部分是一個非門，非門的輸入端是， (Enable)稱為使能端，在本電路中是低電平有效。當=0時，左側的非門輸出一個高電平給右側的與非門。這時，二極體VD截止不起作用，右邊的與非門將按照與非的邏輯關係把輸入信號uI1和uI2傳送到輸出端，即當=0時，。當=1時，應該是第三種高阻狀態。=1使非門輸出一個低電平給與非門，與非門的輸入端有一個是低電平，這個低電平，應該使與非門輸出高電平，即與非門輸出級的VT′5是截止的。這時只要將與非門輸出級的上拉部分截止，就可以獲得VT′3和VT′5都截止的高阻狀態。非門輸出低電平，二極體VD導通，這時U′b3≈1V，所以VT′3和VD′4截止。這時從輸出端看進去，VT′3、VD′4和VT′5均截止，電路處於高阻狀態。

因此我們把三態門按與非邏輯功能工作的狀態叫作三態門的工作狀態。左邊的非門叫作三態門的控制部份，使能端可以是低電平有效，也可以是高電平有效，這在邏輯符號上有一些不同，見圖18-3-3(b)。圖18-3-3(b)上面一個是使能端=0為工作狀態；下面的一個是使能端EN=1為工作狀態。圖18-3-3(a)的電路對應的是使能端低電平為工作狀態。

現行國標三態門的邏輯符號，在輸出端邊框線內側加一個等邊三角形，一角向下。EN為使能端，有空心小圓者，代表EN低電平使能；無空心小圓者，代表EN高電平使能。高阻狀態常用字母Z表示。

（2）三態門的應用

三態門在數字電路中是一種重要的器件，它大多掛接在一組匯流排（Bus）上，以實現不同數字部件之間的數據傳輸，見圖4。

圖4(a)的電路可實現數據的雙向傳輸，當控制端C=0時，三態門G1工作，G2高阻，數據由A傳輸到B。當C=1時，G2工作，G1高阻，數據由B傳輸到A。圖4(b)是數據的匯流排傳輸方式，若干個三態門掛在一條傳輸線上，其中一個是工作狀態，其餘的是高阻狀態，這樣數據就可以向接收端傳輸。這些三態門採用分時的工作方式，可以使用同一條傳輸線傳輸數據。如果這些三態門具有雙向功能，每一個三態門既可以發送數據，也可以接收數據。

三態門的特點是輸出端除了高電平、低電平兩種狀態外還有第三種狀態：高阻狀態或禁止狀態。

在半導體內，多數載流子和少數載流子兩種極性的載流子（空穴和電子）都參與有源元件的導電，如通常的NPN或PNP雙極型晶體管。以這類晶體管為基礎的單片集成電路，稱為雙極型集成電路。

以通常的NPN或PNP型雙極型晶體管為基礎的單片集成電路。它是1958年世界上最早製成的集成電路。雙極型集成電路主要以硅材料為襯底，在平面工藝基礎上採用埋層工藝和隔離技術，以雙極型晶體管為基礎元件。按功能可分為數字集成電路和模擬集成電路兩類。在數字集成電路的發展過程中，曾出現了多種不同類型的電路形式，典型的雙極型數字集成電路主要有晶體管-晶體管邏輯電路(TTL)，發射極耦合邏輯電路(ECL)，集成注入邏輯電路(I2L)。TTL電路形式發展較早，工藝比較成熟。ECL電路速度快，但功耗大。I2L電路速度較慢，但集成密度高。

同金屬-氧化物-半導體集成電路相比，雙極型集成電路速度快，廣泛地應用於模擬集成電路和數字集成電路。

雙極型集成電路是在硅平面晶體管的基礎上發展起來的，最早的是雙極型數字邏輯集成電路。在數字邏輯集成電路的發展過程中，曾出現過多種不同類型的電路形式。常見的雙極型集成電路可分類如下。

DCTL電路是第一種雙極型數字邏輯集成電路，因存在嚴重的“搶電流”問題（見電阻-晶體管邏輯電路)而不實用。RTL電路是第一種有實用價值的雙極型集成電路。早期的數字邏輯系統曾採用過 RTL電路，后因基極輸入迴路上有電阻存在，限制了開關速度。此外，RTL邏輯電路的抗干擾的性能較差，使用時負載又不能多，因而被淘汰。電阻-電容-晶體管邏輯電路（RCTL）是為了改善RTL電路的開關速度而提出來的，即在RTL電路的電阻上並接電容。實際上 RCTL電路也未得到發展。DTL電路是繼 RTL電路之後為提高邏輯電路抗干擾能力而提出來的。DTL電路在線路上採用了電平位移二極體，抗干擾能力可用電平位移二極體的個數來調節。常用的 DTL電路的電平位移二極體，是用兩個硅二極體串接而成，其抗干擾能力可提高到1.4伏左右（見二極體-晶體管邏輯電路）。HTL電路是在 DTL電路的基礎上派生出來的。HTL電路採用反接的齊納二極體代替DTL電路的電平位移二極體，使電路的閾值提高到約7.4伏左右（見高閾值邏輯電路)。可變閾值邏輯電路（VTL)也是DTL電路系列中的另一種變形電路。閾值邏輯電路（TLC)是 HTL和VTL邏輯電路的總稱。TTL邏輯電路是在DTL邏輯電路基礎上演變而來，於1962年研製成功。為了提高開關速度和降低電路功耗，TTL電路在線路結構上經歷了三代電路形式的改進（見晶體管-晶體管邏輯電路)。

以上均屬飽和型電路。在進一步探索提高飽和型電路開關速度的同時，發現晶體管多餘載流子的存儲效應是一個極重要的障礙。存儲現象實質上是電路在開關轉換過程中由多餘載流子所引起。要提高電路開關速度，除了減少晶體管PN結電容，或者設法縮短多餘載流子的壽命以外，就得減少和消除晶體管內載流子存儲現象。60年代末和70年代初，人們開始在集成電路中利用熟知的肖特基效應。在TTL電路上製備肖特基勢壘二極體，把它並接在原有晶體管的基極和集電極上，使晶體管開關時間縮短到1納秒左右；帶肖特基勢壘二極體箝位的TTL門電路的平均傳輸延遲時間達2～4納秒。

肖特基勢壘二極體-晶體管-晶體管邏輯電路（STTL)屬於第三代 TTL電路。它在線路上採用了肖特基勢壘二極體箝位方法，使晶體管處於臨界飽和狀態，從而消除和避免了載流子存儲效應。與此同時，在TTL電路與非門輸出級倒相器的基極引入晶體管分流器，可以改善與非門特性。三極體帶有肖特基勢壘二極體，可避免進入飽和區，具有高速性能；輸出管加上分流器，可保持輸出級倒相的抗飽和程度。這類雙極型集成電路，已不再屬於飽和型集成電路，而屬於另一類開關速度快得多的抗飽和型集成電路。

發射極耦合邏輯電路（ECL)是電流型邏輯電路（CML)。這是一種電流開關電路，電路的晶體管工作在非飽和狀態，電路的開關速度比通常TTL電路又快幾倍。ECL邏輯電路把電路開關速度提高到 1納秒左右，大大超過 TTL和STTL電路。ECL電路的出現，使雙極型集成電路進入超高速電路範圍。

集成注入邏輯電路 (I2L)又稱合併晶體管邏輯電路（MTL)，是70年代研製成的。在雙極型集成電路中，I2L電路的集成密度是最高的。

三層結構邏輯電路（3TL)是1976年中國在I2L電路的基礎上改進而成，因有三層結構而得名。3TL邏輯電路採用NPN管為電流源，輸出管採用金屬做集電極（PNM)，不同於I2L結構。

多元邏輯電路（DYL)和雙層邏輯電路（DLL)，是1978年中國研製成功的新型邏輯電路。DYL邏輯電路線性與或門，能同時實現開關邏輯和線性邏輯處理功能。DLL電路是通過ECL和TTL邏輯電路雙信息內部變換來實現電路邏輯功能的。

此外，在雙極型集成電路發展過程中，還有許多其他型式的電路。例如，發射極功能邏輯電路（EFL)、互補晶體管邏輯電路（CTL)、抗輻照互補恆流邏輯電路（C3L)、電流參差邏輯電路（CHL)、三態邏輯電路（TSL)和非閾值邏輯電路（NTL)等。[1]

雙極型集成電路的製造工藝，是在平面工藝基礎上發展起來的。與製造單個雙極型晶體管的平面工藝相比，具有若干工藝上的特點。

雙極型集成電路中各元件之間需要進行電隔離。集成電路的製造，先是把矽片劃分成一定數目的相互隔離的隔離區；然後在各隔離區內製作晶體管和電阻等元件。在常規工藝中大多採用PN結隔離，即用反向PN結達到元件之間相互絕緣的目的。除PN結隔離以外，有時也採用介質隔離或兩者混合隔離法（見隔離技術）。

雙極型集成電路中需要增添隱埋層。通常，雙極型集成電路中晶體管的集電極，必須從底層向上引出連接點，因而增加了集電極串連電阻，這不利於電路性能。為了減小集電極串連電阻，製作晶體管時在集電極下邊先擴散一層隱埋層，為集電極提供電流低阻通道和減小集電極的串聯電阻。隱埋層，簡稱埋層，是隱埋在矽片體內的高摻雜低電阻區。埋層在製作集成電路之前預先“埋置”在晶片體內。其工藝過程是：在 P型矽片上，在預計製作集電極的正下方某一區域里先擴散一層高濃度施主雜質即N+區；而後在其上再外延生長一層N型硅單晶層。於是，N型外延層將N+區隱埋在下面，再在這一外延層上製作晶體管。

雙極型集成電路通常採用擴散電阻。電路中按電阻阻值大小選擇製備電阻的工藝，大多數是利用晶體管基區P型擴散的同時，製作每方約 150～200歐·厘米的P型擴散電阻。但是，擴散電阻存在阻值誤差大、溫度係數高和有寄生效應等缺點。除採用擴散電阻外，有時也採用硅單晶體電阻。

雙極型集成電路元件間需要互連線，通常為金屬鋁薄層互連線。單層互連布線時難以避免交叉的位置，必要時可採用濃磷擴散低阻區，簡稱磷橋連接法。

雙極型集成電路存在寄生效應。雙極型集成電路的縱向NPN晶體管，比分立晶體管多一個P型襯底層和一個PN結。它是三結四層結構。增加的襯底層是所有元件的公共襯底，增加的一個PN結是隔離結（包括襯底結)。雙極型集成電路因是三結四層結構而會產生特有的寄生效應：無源寄生效應、擴散電阻的寄生電容和有源寄生效應。隔離電容是集電極N型區與隔離槽或襯底P型區形成的PN結產生的電容。隔離和襯底接最低電位，所以這個電容就是集電極對地的寄生電容。擴散電阻的寄生電容是擴散電阻P型區與集電極外延層N型區產生的PN結電容，也屬無源寄生效應。這一PN結電容總是處於反偏置工作狀態。有源寄生效應即 PNP寄生晶體管。在電路中，NPN晶體管的基區、集電區（外延層）和襯底構成PNP寄生晶體管。在通常情況下，因PN結隔離，外延層和襯底之間總是反向偏置。只有當電路工作時，NPN管的集電結正偏，寄生PNP管才進入有源區。

雙極型集成電路

一個NPN晶體管和一個負載電阻R。原始材料是直徑為75～150毫米摻P型雜質的硅單晶棒，電阻率ρ=10歐·厘米左右。其工藝流程是：先經過切片、研磨和拋光等工藝（是矽片製備工藝)製備成厚度約300～500微米的圓形矽片作為襯底，然後進行外延生長、氧化、光刻、擴散、蒸發、壓焊和多次矽片清洗，最後進行表面鈍化和成品封裝。

製作雙極型集成電路晶元需要經過 5次氧化，對氧化硅(SiO2）薄層進行5次光刻，刻蝕出供擴散摻雜用的圖形窗口。最後還經過兩次光刻，刻蝕出金屬鋁互連布線和鈍化後用於壓焊點的窗口。因此，整套雙極型集成電路掩模版共有 7塊。即使通常省去鈍化工藝，也需要進行6次光刻，需要6塊掩模版。