PCS

PCS（物理編碼）子層

PCS子層位於協調子層（通過GMII）和物理介質接入層（PMA）子層之間。PCS子層完成將經過完善定義的乙太網MAC功能映射到現存的編碼和物理層信號系統的功能上去。PCS子層和上層RS/MAC的介面由XGMII提供，與下層PMA介面使用PMA服務介面。

Xilinx的RocketIO（高速串列收發器）中包括PMA（物理媒介適配層）和PCS（物理編碼子層）兩個子層，其中PMA子層主要用於串列化和解串，PCS主要包括線路編碼和CRC校驗編碼。內部結構如下圖

PCS子層負責8b/10b編碼解碼和CRC校驗，並集成了負責channel綁定和時鐘修正的彈性緩衝。8b/10b編碼可以避免數據流中出現連0連1的情況，便於時鐘的恢復。channel綁定通過在發送數據流中加入P字元來將幾個RocketIO通道綁定成一個一致的并行通道，從而來提高數據的吞吐率。最多支持24個通道的綁定。彈性緩衝可以解決恢復時鐘與本地時鐘的不一致問題，並進行數據率的匹配，從而使得channel綁定成為可能。對Rocket IO模塊的配置，可以通過下面兩種方式進行：靜態特性可以通過HDL代碼設置；動態特性可以通過RocketIO的原語埠進行配置。