謝倩

教育背景

2010.09－2011.09 University of California, San Diego，微電子專業，聯合培養博士

2007.08－2013.07 清華大學，微電子專業，博士

2003.08－2007.07 電子科技大學，微電子專業，學士

工作履歷

2014.09－至今 電子科技大學，副教授

2013.10－2014.09，University of California, San Diego，博士后研究

學術兼職

TED，EDL，SST，SSE，中國科學雜誌（SC）等學術期刊評審

榮譽獎勵

就讀清華大學期間，獲“清華大學綜合一等獎學金”等獎學金，獲“清華大學優秀博士畢業生”（top 2%）和“清華大學優秀博士論文”（top 10%）。

就讀電子科技大學期間，獲“人民特等獎學金”等獎學金，綜合排名年級第一，獲“四川省優秀畢業生”和“電子科技大學優秀學士論文”。

赴加州大學聖地亞哥分校聯合培養期間，獲“國家建設高水平大學公派研究生項目”支持。

1. 新型納米器件的設計、建模、工藝製造。（如FinFET，Nanowire，TFET等）

2. 提升器件性能的新型材料的研究。（如應變硅，高k柵介質材料，III-V族材料，Graphene等）

3. 低功耗器件與電路設計，射頻集成電路設計

1. Yuan Taur, Han-Ping Chen, Qian Xie, Jaesoo Ahn, Paul C. McIntyre, Dennis Lin, Abhitosh Vais, and Dmitry Veksler. A Unified Two-Band Model for Oxide Traps and Interface States in MOS Capacitors, IEEE Transaction on Electron Devices, vol.62, no.3, pp. 813-820, Mar. 2015.

2. Qian Xie, Renrong Liang, Jing Wang, Libin Liu, and Jun Xu, “Nanoscale triple-gate FinFET design considerations based on an analytical model of short-channel effects,” Science China(F series:Information Sciences), vol. 57: 042404(7), Jan. 2014.

5. Qian Xie, Chia-Jung Lee, Jun Xu, Clement Wann, Jack Y.-C. Sun, and Yuan Taur, “Comprehensive Analysis of Short-Channel Effects in Ultra-thin SOI MOSFETs”, IEEE Transaction on Electron Devices, vol.60, no.6, pp. 1814-1819, June 2013.

4. Ning Cui, Libin Liu, Qian Xie, Zhen Tan, Renrong Liang, Jing Wang, and Jun Xu, “A two-dimensional analyticalmodel for tunnel field effect transistor and its applications.” Japanese Journal of Applied Physics, vol.52, no.4, 2013.

5. Qian Xie, Jun Xu, and Yuan Taur, “Review and Critique of Analytic Models of MOSFET Short-Channel Effects in Subthreshold,” IEEE Transaction on Electron Devices, vol.59, no.6, pp. 1569-1579, June 2012.

6. Qian Xie, Jun Xu, Tianling Ren, and Yuan Taur, “A 2D analytical model for SCEs in MOSFETs with high-k gate dielectric,” Semiconductor Science and Technology, vol. 25, no. 3, pp. 035 012-1–035 012-7, Mar. 2010.

7. Qian Xie, and Jun Xu, “Analysis of SCEs in Nanoscale FinFET with High-k Gate Dielectric,” IEEE Silicon Nanoelectronics Workshop, 2010.

8. Qian Xie, Mei Zhao, Jun Xu, Yuan Taur, “Static noise margin analysis of double-gate MOSFETs SRAM,” IEEE International Symposium on the Physical and Failure Analysis of Integrated Circuits, pp.672-676, 2009.

已結題的科研項目：

1. “適用於65納米技術代之後的CMOS器件柵工程與溝道工程關鍵技術研究”，國家自然科學基金重點項目、基金委，200萬，主要研究人員，2007.1-2010.12

2.“22納米器件溝道工程關鍵工藝技術研究”，國家科技重大專項、科技部，3500萬，主要研究人員，2009.1-2014.3

在清華大學，參與指導碩士研究生3名，博士研究生3名。

在加州大學聖地亞哥分校，指導碩士研究生1名。