信號完整性

信號完整性（英語：Signal integrity, SI）是對於電子信號質量的一系列度量標準。在數字電路中，一串二進位的信號流是通過電壓（或電流）的波形來表示。然而，自然界的信號實際上都是模擬的，而非數字的，所有的信號都受噪音、扭曲和損失影響。在短距離、低比特率的情況里，一個簡單的導體可以忠實地傳輸信號。而長距離、高比特率的信號如果通過幾種不同的導體，多種效應可以降低信號的可信度，這樣系統或設備不能正常工作。信號完整性工程是分析和緩解上述負面效應的一項任務，在所有水平的電子封裝和組裝，例如集成電路的內部連接、集成電路封裝、印製電路板等工藝過程中，都是一項十分重要的活動。

信號完整性考慮的問題主要有振鈴（ringing）、串擾（crosstalk）、接地反彈、扭曲(skew)、信號損失和電源供應中的噪音。

目前一般討論的信號完整性基本上以研究數字電路為基礎，研究數字電路的模擬特性。主要包含兩個方面：信號的幅度(電壓)和信號時序。

與信號完整性雜訊問題有關的四類雜訊源：

1、單一網路的信號質量

2、多網路間的串擾

3、電源與地分配中的軌道塌陷

4、來自整個系統的電磁干擾和輻射

當電路中信號能以要求的時序、持續時間和電壓幅度到達接收晶元管腳時，該電路就有很好的信號完整性。當信號不能正常響應或者信號質量不能使系統長期穩定工作時，就出現了信號完整性問題。信號完整性主要表現在延遲、反射、串擾、時序、振蕩等幾個方面。一般認為，當系統工作在50MHz時，就會產生信號完整性問題，而隨著系統和器件頻率的不斷攀升，信號完整性的問題也就愈發突出。元器件和PCB板的參數、元器件在PCB板上的布局、高速信號的布線等這些問題都會引起信號完整性問題，導致系統工作不穩定，甚至完全不能正常工作。

信號完整性和低功耗在蜂窩電話設計中是特別關鍵的考慮因素。EP諧波吸收裝置有助三階諧波頻率輕易通過，並將失真和抖動減小至幾乎檢測不到的水平。

隨著集成電路輸出開關速度提高以及PCB板密度增加，信號完整性已經成為高速數字PCB設計必須關心的問題之一。元器件和PCB板的參數、元器件在PCB板上的布局、高速信號的布線等因素，都會引起信號完整性問題，導致系統工作不穩定，甚至完全不工作。如何在PCB板的設計過程中充分考慮到信號完整性的因素，並採取有效的控制措施，已經成為當今PCB設計業界中的一個熱門課題。

不管是在系統中什麼地方，隔離並排除信號完整性故障總是一項極具挑戰性的任務。您需要高帶寬而且省時的解決方案來正確解決高速信號偏差問題，信號完整性測試設備包括數字示波器、邏輯分析儀、實時頻譜分析儀、時域反射計、信號發生器、高保真探頭和分析軟體。