NAND

快閃記憶體結合了EPROM的高密度和EEPROM結構的變通性的優點。

EPROM是指其中的內容可以通過特殊手段擦去，然後重新寫入。其基本單元電路如下圖所示。常採用浮空柵雪崩注入式MOS電路，簡稱為FAMOS。它與MOS電路相似，是在N型基片上生長出兩個高濃度的P型區，通過歐姆接觸分別引出源極S和漏極D。在源極和漏極之間有一個多晶硅柵極浮空在 絕緣層中，與四周無直接電氣聯接。這種電路以浮空柵極是否帶電來表示存1或者0，浮空柵極帶電后（例如負電荷），就在其下面，源極和漏極之間感應出正的導電溝道，使MOS管導通，即表示存入0.若浮空柵極不帶電，則不能形成導電溝道，MOS管不導通，即存入1。

EEPROM基本存儲單元電路的工作原理如圖2.2所示。與EPROM相似，它是在EPROM基本單元電路的浮空柵極的上面再生成一個浮空柵，前者稱為第一級浮空柵，後者稱為第二級浮空柵。可給第二級浮空柵引出一個電極，使第二級浮空柵極接某一電壓VG。若VG為正電壓，第一浮空柵極與漏極之間產生隧道效應，使電子注入第一浮空柵極，即編程寫入。若使VG為負電壓，強使第一浮空柵極的電子散失，即擦除。擦除后可重新寫入。

快閃記憶體的基本單元電路與EEPROM類似，也是由雙層浮空柵MOS管組成。但是第一層柵介質很薄，作為隧道氧化層。寫入方法與EEPROM相同，在第二級浮空柵加正電壓，使電子進入第一級浮空柵。讀出方法與EPROM相同。擦除方法是在源極加正電壓利用第一級浮空柵與漏極之間的隧道效應，將注入到浮空柵的負電荷吸引到源極。由於利用源極加正電壓擦除，因此各單元的源極聯在一起，這樣，擦除不能按位元組擦除，而是全片或者分塊擦除。隨著半導體技術的改進，快閃記憶體也實現了單晶體管設計，主要就是在原有的晶體管上加入浮空柵和選擇柵，

NAND快閃記憶體陣列分為一系列128kB的區塊(block)，這些區塊是NAND器件中最小的可擦除實體。擦除一個區塊就是把所有的位(bit)設置為“1”(而所有位元組(byte)設置為FFh)。有必要通過編程，將已擦除的位從“1”變為“0”。最小的編程實體是位元組(byte)。一些NOR快閃記憶體能同時執行讀寫操作(見下圖1)。雖然NAND不能同時執行讀寫操作，它可以採用稱為“映射(shadowing)”的方法，在系統級實現這一點。這種方法在個人電腦上已經沿用多年，即將BIOS從速率較低的ROM載入到速率較高的RAM上。

NAND快閃記憶體卡的讀取速度遠大於寫入速度。

當晶元磨損，抹除與程序的操作速度會降到相當慢。傳遞多個小型文件時，若是每個文件長度均小於快閃記憶體晶元所定義的區塊大小時，就可能導致很低的傳輸速率。訪問的遲滯也會影響性能，但還是比硬碟的遲滯影響小。

快閃記憶體控制器的質量也是影響性能的因素之一。即使快閃記憶體只有在製造時做縮小晶粒(die-shrink)的改變，但如果欠缺合適的控制器，就可能引起速度的降級。

不同種類、不同工藝、不同技術水平的NAND快閃記憶體在讀寫速率上存在差異。同時，快閃記憶體產品的讀寫性能也與讀寫方式有關。一般快閃記憶體的數據介面為8位或者16位，其中8位較為常見。如果產品支持多通道并行讀寫，那麼就會有更高的速度。

NAND的效率較高，是因為NAND串中沒有金屬觸點。NAND快閃記憶體單元的大小比NOR要小(4F2：10F2)的原因，是NOR的每一個單元都需要獨立的金屬觸點。NAND與硬碟驅動器類似，基於扇區(頁)，適合於存儲連續的數據，如圖片、音頻或個人電腦數據。雖然通過把數據映射到RAM上，能在系統級實現隨機存取，但是，這樣做需要額外的RAM存儲空間。此外，跟硬碟一樣，NAND器件存在壞的扇區，需要糾錯碼(ECC)來維持數據的完整性。

存儲單元面積越小，裸片的面積也就越小。在這種情況下，NAND就能夠為當今的低成本消費市場提供存儲容量更大的快閃記憶體產品。NAND快閃記憶體用於幾乎所有可擦除的存儲卡。NAND的復用介面為所有最新的器件和密度都提供了一種相似的引腳輸出。這種引腳輸出使得設計工程師無須改變電路板的硬體設計，就能從更小的密度移植到更大密度的設計上。

NAND快閃記憶體的優點在於寫(編程)和擦除操作的速率快，而NOR的優點是具有隨機存取和對位元組執行寫(編程)操作的能力(見下圖圖2)。NOR的隨機存取能力支持直接代碼執行(XiP)，而這是嵌入式應用經常需要的一個功能。NAND的缺點是隨機存取的速率慢，NOR的缺點是受到讀和擦除速度慢的性能制約。NAND較適合於存儲文件。如今，越來越多的處理器具備直接NAND介面，並能直接從NAND(沒有NOR)導入數據。

編程速度快、擦除時間短

NAND的真正好處是編程速度快、擦除時間短。NAND支持速率超過5Mbps的持續寫操作，其區塊擦除時間短至2ms，而NOR是750ms。顯然，NAND在某些方面具有絕對優勢。然而，它不太適合於直接隨機存取。

對於16位的器件，NOR快閃記憶體大約需要41個I/O引腳；相對而言，NAND器件僅需24個引腳。NAND器件能夠復用指令、地址和數據匯流排，從而節省了引腳數量。復用介面的一項好處，就在於能夠利用同樣的硬體設計和電路板，支持較大的NAND器件。由於普通的TSOP-1封裝已經沿用多年，該功能讓客戶能夠把較高密度的NAND器件移植到相同的電路板上。NAND器件的另外一個好處顯然是其封裝選項：NAND提供一種厚膜的2Gb裸片或能夠支持最多四顆堆疊裸片，容許在相同的TSOP-1封裝中堆疊一個8Gb的器件。這就使得一種封裝和介面能夠在將來支持較高的密度。

NOR快閃記憶體的隨機存取時間為0.12ms，而NAND快閃記憶體的第一位元組隨機存取速度要慢得多

以2Gb NAND器件為例，它由2048個區塊組成，每個區塊有64個頁

2GB NAND快閃記憶體包含2,048個區塊

每一個頁均包含一個2048位元組的數據區和64位元組的空閑區，總共包含2,112位元組。空閑區通常被用於ECC、耗損均衡(wear leveling)和其它軟體開銷功能，儘管它在物理上與其它頁並沒有區別。NAND器件具有8或16位介面。通過8或16位寬的雙向數據匯流排，主數據被連接到NAND存儲器。在16位模式，指令和地址僅僅利用低8位，而高8位僅僅在數據傳輸周期使用。

擦除區塊所需時間約為2ms。一旦數據被載入寄存器，對一個頁的編程大約要300μs。讀一個頁面需要大約25μs，其中涉及到存儲陣列訪問頁，並將頁載入16,896位寄存器中。

介面由6個主要控制信號構成

除了I/O匯流排，NAND介面由6個主要控制信號構成：

1.晶元啟動(Chip Enable, CE#)：如果沒有檢測到CE信號，那麼，NAND器件就保持待機模式，不對任何控制信號作出響應。

2.寫使能(Write Enable, WE#): WE#負責將數據、地址或指令寫入NAND之中。

3.讀使能(Read Enable, RE#): RE#允許輸出數據緩衝器。

4.指令鎖存使能(Command Latch Enable, CLE): 當CLE為高時，在WE#信號的上升沿，指令被鎖存到NAND指令寄存器中。

5.地址鎖存使能(Address Latch Enable, ALE)：當ALE為高時，在WE#信號的上升沿，地址被鎖存到NAND地址寄存器中。

6.就緒/忙(Ready/Busy, R/B#)：如果NAND器件忙，R/B#信號將變低。該信號是漏極開路，需要採用上拉電阻。

數據每次進/出NAND寄存器都是通過16位或8位介面。當進行編程操作的時候，待編程的數據進入數據寄存器，處於在WE#信號的上升沿。在寄存器內隨機存取或移動數據，要採用專用指令以便於隨機存取。

數據寄存器輸出數據的方式

數據寄存器輸出數據的方式與利用RE#信號的方式類似，負責輸出現有的數據，並增加到下一個地址。WE#和RE#時鐘運行速度極快，達到30ns的水準。當RE#或CE#不為低的時候，輸出緩衝器將為三態。這種CE#和RE#的組合使能輸出緩衝器，容許NAND快閃記憶體與NOR、SRAM或DRAM等其它類型存儲器共享數據匯流排。該功能有時被稱為“無需介意晶元啟動(chip enable don't care)”。這種方案的初衷是適應較老的NAND器件，它們要求CE#在整個周期為低(譯註：根據上下文改寫)。

輸入寄存器接收到頁編程(80h)指令時，內部就會全部重置為1s，使得用戶可以只輸入他想以0位編程的數據位元組

帶有隨機數據輸入的編程指令。該指令只需要後面跟隨著數據的2個位元組的地址

指令周期

所有NAND操作開始時，都提供一個指令周期

當輸出一串WE#時鐘時，通過在I/O位7：0上設置指令、驅動CE#變低且CLE變高，就可以實現一個指令周期。注意：在WE#信號的上升沿上，指令、地址或數據被鎖存到NAND器件之中。如表1所示，大多數指令在第二個指令周期之後要佔用若干地址周期。注意：複位或讀狀態指令例外，如果器件忙，就不應該發送新的指令。

注意：因為最後一列的位置是2112，該最後位置的地址就是08h(在第二位元組中)和3Fh(在第一位元組中)。PA5:0指定區塊內的頁地址，BA16:6指定區塊的地址。雖然大多編程和讀操作需要完整的5位元組地址，在頁內隨機存取數據的操作僅僅用到第一和第二位元組。塊擦除操作僅僅需要三個最高位元組(第三、第四和第五位元組)來選擇區塊。

總體而言，NAND的基本操作包括：複位(Reset, FFh)操作、讀ID(Read ID, 00h)操作、讀狀態(Read Status, 70h)操作、編程(Program)操作、隨機數據輸入(Random data input, 85h)操作和讀(Read)操作等。

選擇內置NAND介面的處理器或控制器的好處很多。如果沒有這個選擇，有可能在NAND和幾乎任何處理器之間設計一個“無粘接邏輯(glueless)”介面。NAND和NOR快閃記憶體的主要區別是復用地址和數據匯流排。該匯流排被用於指定指令、地址或數據。CLE信號指定指令周期，而ALE信號指定地址周期。利用這兩個控制信號，有可能選擇指令、地址或數據周期。把ALE連接到處理器的第五地址位，而把CLE連接到處理器的第四地址位，就能簡單地通過改變處理器輸出的地址，任意選擇指令、地址或數據。這容許CLE和ALE在合適的時間自動設置為低。

為了提供指令，處理器在數據匯流排上輸出想要的指令，並輸出地址0010h；為了輸出任意數量的地址周期，處理器僅僅要依次在處理器地址0020h之後輸出想要的NAND地址。注意，許多處理器能在處理器的寫信號周圍指定若干時序參數，這對於建立合適的時序是至關重要的。利用該技術，你不必採用任何粘接邏輯，就可以直接從處理器存取指令、地址和數據。

多層單元(MLC)的每一個單元存儲兩位，而傳統的SLC僅僅能存儲一位。MLC技術有顯著的密度優越性，然而，與SLC相比(表3)，其速度或可靠性稍遜。因此，SLC被用於大多數媒體卡和無線應用，而MLC器件通常被用於消費電子和其它低成本產品。

NAND需要ECC以確保數據完整性。

NAND快閃記憶體的每一個頁面上都包括額外的存儲空間，它就是64個位元組的空閑區(每512位元組的扇區有16位元組)。該區能存儲ECC代碼及其它像磨損評級或邏輯到物理塊映射之類的信息。ECC能在硬體或軟體中執行，但是，硬體執行有明顯的性能優勢。在編程操作期間，ECC單元根據扇區中存儲的數據來計算誤碼校正代碼。數據區的ECC代碼然後被分別寫入到各自的空閑區。當數據被讀出時，ECC代碼也被讀出；運用反操作可以核查讀出的數據是否正確。

有可能採用ECC演演算法來校正數據錯誤。

能校正的錯誤的數量取決於所用演演算法的校正強度。在硬體或軟體中包含ECC，就提供了強大的系統級解決方案。最簡單的硬體實現方案是採用簡單的漢明(Simple Hamming)碼，但是，只能校正單一位錯誤。瑞德索羅門(Reed-Solomon)碼提供更為強大的糾錯，並被控制器廣為採用。此外，BCH碼由於比瑞德索羅門方法的效率高，應用也日益普及。LSI SHIELD技術採用多級ECC模式，對SSD進行優化的高級糾錯功能解決NAND快閃記憶體存儲器的可靠性降低和使用壽命縮短等問題。

要用軟體執行NAND快閃記憶體的區塊管理。

該軟體負責磨損評級或邏輯到物理映射。該軟體還提供ECC碼，如果處理器不包含ECC硬體的話。

編程或擦除操作之後，重要的是讀狀態寄存器，因為它確認是否成功地完成了編程或擦除操作。如果操作失敗，要把該區塊標記為損壞且不能再使用。以前已編寫進去的數據要從損壞的區塊中搬出，轉移到新的(好的)存儲塊之中。2Gb NAND的規範規定，它可以最多有40個壞的區塊，這個數字在器件的生命周期(額定壽命為10萬次編程/擦除周期)內都適用。一些有壞塊的NAND器件能夠出廠，主要就歸根於其裸片面積大。管理器件的軟體負責映射壞塊並由好的存儲塊取而代之。

軟體通過掃描塊可以確定區塊的好壞

利用工廠對這些區塊的標記，軟體通過掃描塊可以確定區塊的好壞。壞塊標記被固定在空閑區的第一個位置(列地址2048)。如果在0或1頁的列地址2048上的數據是“non-FF”，那麼，該塊要標記為壞，並映射出系統。初始化軟體僅僅需要掃描所有區塊確定以確定哪個為壞，然後建一個壞塊表供將來參考。

小心不要擦除壞塊標記

這一點很重要。工廠在寬溫和寬電壓範圍內測試了NAND；一些由工廠標記為壞的區塊可能在一定的溫度或電壓條件下仍然能工作，但是，將來可能會失效。如果壞塊信息被擦除，就無法再恢復。

其他

另外，NAND在某些地方，尤其是數字電路，和vhdl等一些描述語言中代表與非，或是與非門的意思

------------------------------------

與磁性的HDD不同，NAND必須處於數據可以被寫入的狀態，沒有HDD所具有的“位寫入”（write-in-place）功能。如果數據已經被寫在NAND上，那麼該數據必須被擦除NAND才能接受新的數據。擦除是一個破環薄層材質的過程。

NAND機構的簡單解釋起到了對此稍做澄清的作用，雖然這仍然令人困惑。

NAND記憶體實質上由被稱為頁（page）和區塊（block）的兩類結構組成。每頁最常見是4/2 KB（可以是其它大小，但這是最常見的），代表一個讀取和寫入單元。多個頁組成32/128 KB或者128/512 KB的區塊。NAND讀取和寫入是在頁的級別上被執行的。相反，擦除是在區塊級別上被執行的。