CC1020

1、頻率範圍為402mhz-470mhz工作 2、高靈敏度（對12.5khz通道可達-118dbm） 3、可編程輸出功率，最大10dbm 4、低電流消耗（rx:19.9ma） 5、低壓供電（2.3v到3.6v） 6、數據率最高可以達到153.3kbaud 7、spi介面配置內部寄存器 8、標準dip間距介面，便於嵌入式應用 9、通信距離遠，10dbm功率條件室外可以傳輸600米左右。

cc1020主要的工作參數可通過串列匯流排介面編程，例如輸出功率、頻率及afc。在接收模式下,cc1020可看成是一個傳統的超外差接收器。rf輸入信號經低雜訊放大器(lna和lna2)放大后，翻轉經過積分器(i和q)產生中頻if信號。在中頻處理階段,i/q信號經混合濾波、放大后經adc轉化成數字信號。然後進行自動獲取控制、通道濾波、解調和二進位同步化處理，在dio引腳輸出數字解調數據,dclk引腳獲取同步數字時鐘數據。rssi為數字形式，並可通過竄行介面讀出。rssi還可作為可編程的載波檢測指示器。在發送模式下，合成的rf信號直接饋送到功率放大器pa。射頻輸出是fsk信號，此信號是由饋送到dio引腳的數字比特流通過fsk調製產生的。可使用一個高頻濾波器來得到高斯頻移鍵控gfsk。晶元內部的收/發開關電路使天線容易接入和匹配。

cc1020信號收發介面與微控制器的連接如圖1所示。微控制器使用引腳p2.6和p3.4與cc1020的雙向同步數據介面dio、dclk連接。

圖1 cc1020與微控制器的連接電路 微控制器的一個雙向引腳與cc1020的dio連接，用於數據的發射與接收(輸入與輸出)。dclk提供數據定時，必須連接到微控制器的一個輸入端。數據輸出可以選擇使用單獨的引腳。這時要設置cc1020的interface寄存器sep_di_do=1。在同步模式下,lock引腳用作數據輸出，而dclk引腳作為非同步模式的數據輸出,dio引腳端則只用於數據輸入。微控制器的一個引腳可用來監視鎖相環的鎖定信號，即lock引腳信號。當鎖相環鎖定時,lock引腳為邏輯低電平。它還可以用作載波檢測及監視其它內部測試信號。 cc1020能被設置成三種不同的數據傳輸形式：同步nrz模式、同步曼徹斯特碼模式和非同步傳輸uart模式。這三種模式各有特點，同步曼徹斯特碼抗干擾能力最好，但是波特率要低一倍，非同步傳輸uart實現起來最簡單，但是抗干擾能力最差，而同步nrz抗干擾能力比uart要好，但稍差於同步曼徹斯特碼，實現難度也介於兩者之間。考慮到微處理器基本都支持uart串列通訊，所以選擇了這種模式，經測試效果完全能達到要求。

備註 1.vcc引腳的電壓範圍為2.3-3.6v之間，不能在這個區間之外，如超過3.6v將會燒毀模塊。推薦電壓3.3v左右； 2.硬體沒有集成spi功能的單片機也可以控制本模塊，用普通單片io口模擬spi時序進行讀寫操作即可；

cc1020結構配置介面與微控制器的連接如圖所示。微控制器使用引腳p2.2~p2.5與cc1020的結構配置介面psel、pclk、pdi、pdo連接。pdo與微控制器的一個輸入端連接。pdi、pclk和psel連接到微控制器的輸出端。如果把pdi和pdo連接在一起，微控制器可以使用一個雙向引腳端，則可節省微控制器的一個i/o埠。當結構配置介面不使用時，連接到psel、pclk、pdi和pdo引腳端的微控制器引腳可作他用。當psel引腳端無效(保持高電平)時(psel引腳端低電平有效),pclk、pdi和pdo是高阻抗輸入狀態。psel有一個內部上拉電阻，在低功耗模式時必須斷開(由微控制器三態控制),或者設為高電平，以阻止電流流入上拉電阻。

cc1020通過簡單的四串列spi介面進行編程。有8位的結構配置寄存器。每一位寄存器的地址是7位,1位作為讀/寫位，初始化讀或寫的操作。cc1020一次完整的配置，要求發送33個數據幀，每幀16位(address 7位,r/w 1位,data 8位)。一次完整配置所需時間取決於pclk的頻率。如果pclk頻率為10mhz,完成一次完整配置的時間少於53ms。將cc1020設為低功耗模式，只需發送一幀數據，因此所需的時間不到2ms。所有的寄存器都是可讀的。