mos晶體管

金屬-氧化物-半導體(Metal-Oxide-Semiconductor)結構的晶體管簡稱MOS晶體管，有P型MOS管和N型MOS管之分。MOS管構成的集成電路稱為MOS集成電路，而PMOS管和NMOS管共同構成的互補型MOS集成電路即為CMOS-IC

雙極性晶體管的輸出特性曲線形狀與MOS器件的輸出特性曲線相似，但線性區與飽和區恰好相反。MOS器件的輸出特性曲線的參變數是VGS ，雙極性晶體管的輸出特性曲線的參變數是基極電流IB。衡量溝道長度調製的大小可以用厄萊(Early)電壓VA表示，它反映了飽和區輸出電流曲線上翹的程度。

PMOS的工作原理與NMOS相類似。因為PMOS是N型硅襯底，其中的多數載流子是電子，少數載流子是空穴，源漏區的摻雜類型是P型，所以，PMOS的工作條件是在柵上相對於源極施加負電壓，亦即在PMOS的柵上施加的是負電荷電子，而在襯底感應的是可運動的正電荷空穴和帶固定正電荷的耗盡層，不考慮二氧化硅中存在的電荷的影響，襯底中感應的正電荷數量就等於PMOS柵上的負電荷的數量。當達到強反型時，在相對於源端為負的漏源電壓的作用下，源端的正電荷空穴經過導通的P型溝道到達漏端，形成從源到漏的源漏電流。同樣地，VGS越負(絕對值越大)，溝道的導通電阻越小，電流的數值越大。

NMOS一樣，導通的PMOS的工作區域也分為非飽和區，臨界飽和點和飽和區。當然，不論NMOS還是PMOS，當未形成反型溝道時，都處於截止區，其電壓條件是： VGSVTP (PMOS)，值得注意的是，PMOS的VGS和VTP都是負值。

以上的討論，都有一個前提條件，即當VGS=0時沒有導電溝道，只有當施加在柵上的電壓絕對值大於器件的閾值電壓的絕對值時，器件才開始導通，在漏源電壓的作用下，才能形成漏源電流。以這種方式工作的MOS器件被稱為增強型(enhancement mode)，又稱常關閉型(normally-off) MOS晶體管。所以，上面介紹的是增強型NMOS晶體管和增強型PMOS晶體管。

除了增強型MOS器件外，還有一類MOS器件，它們在柵上的電壓值為零時(VGS=0)，在襯底上表面就已經形成了導電溝道，在VDS的作用下就能形成漏源電流。這類MOS器件被稱為耗盡型(depletion mode)，又稱常開啟型(normally-on) MOS晶體管。

耗盡型MOS晶體管分為耗盡型NMOS晶體管和耗盡型PMOS晶體管。對於耗盡型器件，由於VGS=0時就存在導電溝道，因此，要關閉溝道將施加相對於同種溝道增強型MOS管的反極性電壓。對耗盡型NMOS晶體管，由於在VGS=0時器件的表面已經積累了較多的電子，因此，必須在柵極上施加負電壓，才能將表面的電子“趕走”。同樣地，對耗盡型PMOS晶體管，由於在VGS=0時器件的表面已經存在積累的正電荷空穴，因此，必須在柵極上施加正電壓，才能使表面導電溝道消失。

使耗盡型器件的表面溝道消失所必須施加的電壓，稱為夾斷電壓 VP (pinch-off)，顯然，NMOS的夾斷電壓VPN0。耗盡型NMOS晶體管夾斷電壓VP的符號為負。增強型NMOS晶體管閾值電壓VT的符號為正。

耗盡型器件的初始導電溝道的形成主要來自兩個方面：①柵與襯底之間的二氧化硅介質中含有的固定電荷的感應；②通過工藝的方法在器件襯底的表面形成一層反型材料。顯然，前者較後者具有不確定性，二氧化硅中的固定正電荷是在二氧化硅形成工藝中或後期加工中引入的，通常是不希望存在的。後者則是為了獲得耗盡型MOS晶體管而專門進行的工藝加工，通常採用離子注入的方式在器件的表面形成與襯底摻雜類型相反(與源漏摻雜類型相同)的區域，例如，為獲得耗盡型NMOS管，在P型襯底表面通過離子注入方式注入Ⅴ價元素磷或砷，形成N型的摻雜區作為溝道。由於離子注入可以精確的控制摻雜濃度，因此器件的夾斷電壓值具有可控性。

綜上所述，MOS晶體管具有四種基本類型：增強型NMOS晶體管，耗盡型NMOS晶體管，增強型PMOS晶體管，耗盡型PMOS晶體管。在實際的邏輯電路應用中，一般不使用耗盡型PMOS晶體管。

開關管的開關模式電路如圖4所示，二極體可是外接的或MOS管固有的。開關管在開通時的二極體電壓、電流波形如圖5所示。在圖5的階段1開關管關斷，開關電流為零，此時二極體電流和電感電流相等；在階段2開關導通，開關電流上升，同時二極體電流下降。開關電流上升的斜率和二極體電流下降的斜率的絕對值相同，符號相反；在階段3開關電流繼續上升，二極體電流繼續下降，並且二極體電流符號改變，由正轉到負；在階段4，二極體從負的反向最大電流IRRM開始減小，它們斜率的絕對值相等；在階段5開關管完全開通，二極體的反向恢復完成，開關管電流等於電感電流。

電介質在決定閾值電壓方面也起了重要作用。厚電介質由於比較厚而削弱了電場。所以厚電介質使閾值電壓上升，而薄電介質使閾值電壓下降。理論上，電介質成分也會影響電場強度。而實際上，幾乎所有的MOS管都用純二氧化硅作為gate dielectric。這種物質可以以極純的純度和均勻性生長成非常薄的薄膜；其他物質跟它都不能相提並論。因此其他電介質物質只有很少的應用。（也有用高介電常數的物質比如氮化硅作為gate dielectric的器件。有些作者把所有的MOS類晶體管，包括非氧化物電介質，稱為insulated-gate field effect transistor（IGFET））

gate的物質成分對閾值電壓也有所影響。如上所述，當GATE和BACKGATE短接時，電場就出現在gate oxide上。這主要是因為GATE和BACKGATE物質之間的work function差值造成的。大多數實際應用的晶體管都用重摻雜的多晶硅作為gate極。改變多晶硅的摻雜程度就能控制它的work function。

GATE OXIDE或氧化物和硅表面之間界面上過剩的電荷也可能影響閾值電壓。這些電荷中可能有離子化的雜質原子，捕獲的載流子，或結構缺陷。電介質或它表面捕獲的電荷會影響電場並進一步影響閾值電壓。如果被捕獲的電子隨著時間，溫度或偏置電壓而變化，那麼閾值電壓也會跟著變化。

第一個影響閾值電壓的因素是作為介質的二氧化硅(柵氧化層)中的電荷Qss以及電荷的性質。這種電荷通常是由多種原因產生的，其中的一部分帶正電，一部分帶負電，其凈電荷的極性顯然會對襯底表面產生電荷感應，從而影響反型層的形成，或者是使器件耗盡，或者是阻礙反型層的形成。Qss通常為可動正電荷。

第二個影響閾值電壓的因素是襯底的摻雜濃度。從前面的分析可知，要在襯底的上表面產生反型層，必須施加能夠將表面耗盡並且形成襯底少數載流子的積累的柵源電壓，這個電壓的大小與襯底的摻雜濃度有直接的關係。襯底摻雜濃度(QB)越低，多數載流子的濃度也越低，使襯底表面耗盡和反型所需要的電壓VGS越小。

所以，襯底摻雜濃度是一個重要的參數，襯底摻雜濃度越低，器件的閾值電壓數值將越小，反之則閾值電壓值越高。對於一個成熟穩定的工藝和器件基本結構，器件閾值電壓的調整，主要通過改變襯底摻雜濃度或襯底表面摻雜濃度進行。襯底表面摻雜濃度的調整是通過離子注入雜質離子進行。

第三個影響閾值電壓的因素是由柵氧化層厚度tOX決定的單位面積柵電容的大小。單位面積柵電容越大，電荷數量變化對VGS的變化越敏感，器件的閾值電壓則越小。

實際的效應是，柵氧化層的厚度越薄，單位面積柵電容越大，相應的閾值電壓數值越低。但因為柵氧化層越薄，氧化層中的場強越大，因此，柵氧化層的厚度受到氧化層擊穿電壓的限制。選用其他介質材料做柵介質是當前工藝中的一個方向。例如選用氮氧化硅 SiNxOy 替代二氧化硅是一個微電子技術的發展方向。正在研究其它具有高介電常數的材料，稱為高k柵絕緣介質。

第四個對器件閾值電壓具有重要影響的參數是柵材料與硅襯底的功函數差ΦMS的數值，這和柵材料性質以及襯底的摻雜類型有關，在一定的襯底摻雜條件下，柵極材料類型和柵極摻雜條件都將改變閾值電壓。對於以多晶硅為柵極的器件，器件的閾值電壓因多晶硅的摻雜類型以及摻雜濃度而發生變化。

可見，在正常條件下，很容易得到增強型PMOS管。為了製得增強型NMOS管，則需注意減少Qss、Qox，增加QB。採用硅柵工藝對製做增強型NMOS管和絕對值小的增強型PMOS管有利。

將MOS晶體管的柵漏連接，因為VGS=VDS，所以，VDS>VGS-VTN，導通的器件一定工作在飽和區。這時，晶體管的電流-電壓特性應遵循飽和區的薩氏方程：

IDS=KN/2·W/L·(VGS-VTN)2(1+λVDS)

即平方律關係。4種MOS晶體管的平方律轉移特性如圖所示，這樣的連接方式在許多設計中被採用。

在實際工作中，經常出現襯底和源極不相連的情況，此時，VBS不等於0。由基本的pn結理論可知，處於反偏的pn結的耗盡層將展寬。上圖說明了NMOS管在VDS較小時的襯底耗盡層變化情況，圖中的淺色邊界是襯底偏置為0時的耗盡層邊界。當襯底與源處於反偏時，襯底中的耗盡區變厚，使得耗盡層中的固定電荷數增加。由於柵電容兩邊電荷守衡，所以，在柵上電荷沒有改變的情況下，耗盡層電荷的增加，必然導致溝道中可動電荷的減少，從而導致導電水平下降。若要維持原有的導電水平，必須增加柵壓，即增加柵上的電荷數。對器件而言，襯底偏置電壓的存在，將使MOS晶體管的閾值電壓的數值提高。對NMOS，VTN更正，對PMOS，VTP更負，即閾值電壓的絕對值提高了。

γ為襯底偏置效應係數，它隨襯底摻雜濃度而變化，典型值：NMOS晶體管，γ=0.7～3.0。PMOS晶體管，γ=0.5~0.7對於PMOS晶體管，∆VT取負值，對NMOS晶體管，取正值。

對處於動態工作的器件而言，當襯底接一固定電位時，襯偏電壓將隨著源節點電位的變化而變化，產生對器件溝道電流的調製，這稱為背柵調製，用背柵跨導gmB來定義這種調製作用的大小：

其中三個重要埠參數：gm、gds和gmb對應了MOS器件的三個信號埠G-S、D-S、B-S，它們反映了埠信號對漏源電流的控制作用。

MOS管的G極是由非常薄的一層絕緣層隔離的，因此非常容易被靜電擊穿（E = U/d）。雖然G對S存在著“電容”，但其非常小（因為面積很小），所以稍有電荷積累就會有較高的電壓，所以極容易被擊穿。