晶元封裝

自從Intel公司1971年設計製造出4位微處理器晶元以來，20多年裡，CPU從Intel 4004、80286、80386、80486發展到Pentium、PⅡ、PⅢ、P4，從4位、8位、16位、32位發展到64位；主頻從MHz發展到今天的GHz；CPU晶元里集成的晶體管數由2000多個躍升到千萬以上；半導體製造技術的規模由SSI、MSI、LSI、VLSI（超大規模集成電路）達到ULSI。封裝的輸入/輸出（I/O）引腳從幾十根，逐漸增加到幾百根，甚至可能達到2000根。這一切真是一個翻天覆地的變化。

對於CPU，大家已經很熟悉了，286、386、486、Pentium、PⅡ、Celeron、K6、K6-2、Athlon……相信您可以如數家珍似地列出一長串。但談到CPU和其他大規模集成電路的封裝，知道的人未必很多。所謂封裝是指安裝半導體集成電路晶元用的外殼，它不僅起著安放、固定、密封、保護晶元和增強導熱性能的作用，而且還是溝通晶元內部世界與外部電路的橋樑--晶元上的接點用導線連接到封裝外殼的引腳上，這些引腳又通過印刷電路板上的導線與其他器件建立連接。因此，封裝對CPU和其他LSI(Large Scalc Integrat~on)集成電路都起著重要的作用，新一代CPU的出現常常伴隨著新的封裝形式的使用。晶元的封裝技術已經歷了好幾代的變遷，從DIP，QFP，PGA，BGA，到CSP再到MCM，技術指標一代比一代先進，包括晶元面積與封裝面積之比越來越接近於1，適用頻率越來越高，耐溫性能越來越好。引腳數增多，引腳間距減小，重量減小，可靠性提高，使用更加方便等等。

DIP(Dual Inline-pin Package）是指採用雙列直插形式封裝的集成電路晶元，絕大多數中小規模集成電路(IC）均採用這種封裝形式，其引腳數一般不超過100個。採用DIP封裝的CPU晶元有兩排引腳，需要插入到具有DIP結構的晶元插座上。當然，也可以直接插在有相同焊孔數和幾何排列的電路板上進行焊接。DIP封裝的晶元在從晶元插座上插拔時應特別小心，以免損壞引腳。

特點：

⒈適合在PCB（印刷電路板）上穿孔焊接，操作方便。

⒉封裝面積與晶元面積之間的比值較大，故體積也較大。

Intel系列CPU中8088就採用這種封裝形式，緩存（Cache）和早期的內存晶元也是這種封裝形式。

PQFP（Plastic Quad Flat Package）封裝的晶元引腳之間距離很小，管腳很細，一般大規模或超大型集成電路都採用這種封裝形式，其引腳數一般在100個以上。用這種形式封裝的晶元必須採用SMD（表面安裝設備技術）將晶元與主板焊接起來。採用SMD安裝的晶元不必在主板上打孔，一般在主板表面上有設計好的相應管腳的焊點。將晶元各腳對準相應的焊點，即可實現與主板的焊接。用這種方法焊上去的晶元，如果不用專用工具是很難拆卸下來的。

PFP（Plastic Flat Package）方式封裝的晶元與PQFP方式基本相同。唯一的區別是PQFP一般為正方形，而PFP既可以是正方形，也可以是長方形。

特點：

⒈適用於SMD表面安裝技術在PCB電路板上安裝布線。

⒉適合高頻使用。⒊操作方便，可靠性高。

⒋晶元面積與封裝面積之間的比值較小。

Intel系列CPU中80286、80386和某些486主板採用這種封裝形式。

PGA(Pin Grid Array Package）晶元封裝形式在晶元的內外有多個方陣形的插針，每個方陣形插針沿晶元的四周間隔一定距離排列。根據引腳數目的多少，可以圍成2-5圈。安裝時，將晶元插入專門的PGA插座。為使CPU能夠更方便地安裝和拆卸，從486晶元開始，出現一種名為ZIF的CPU插座，專門用來滿足PGA封裝的CPU在安裝和拆卸上的要求。

ZIF(Zero Insertion Force Socket）是指零插拔力的插座。把這種插座上的扳手輕輕抬起，CPU就可很容易、輕鬆地插入插座中。然後將扳手壓回原處，利用插座本身的特殊結構生成的擠壓力，將CPU的引腳與插座牢牢地接觸，絕對不存在接觸不良的問題。而拆卸CPU晶元只需將插座的扳手輕輕抬起，則壓力解除，CPU晶元即可輕鬆取出。

特點：

⒈插拔操作更方便，可靠性高。

⒉可適應更高的頻率。

Intel系列CPU中，80486和Pentium、Pentium Pro均採用這種封裝形式。

隨著集成電路技術的發展，對集成電路的封裝要求更加嚴格。這是因為封裝技術關係到產品的功能性，當IC的頻率超過100MHz時，傳統封裝方式可能會產生所謂的“CrossTalk（串擾）”現象，而且當IC的管腳數大於208 Pin時，傳統的封裝方式有其困難度。因此，除使用PQFP封裝方式外，現今大多數的高腳數晶元（如圖形晶元與晶元組等）皆轉而使用BGA(Ball Grid Array Package）封裝技術。BGA一出現便成為CPU、主板上南/北橋晶元等高密度、高性能、多引腳封裝的最佳選擇。

BGA封裝技術又可詳分為五大類

⒈PBGA（Plastic BGA）基板：一般為2-4層有機材料構成的多層板。Intel系列CPU中，Pentium Ⅱ、Ⅲ、Ⅳ處理器均採用這種封裝形式。

⒉CBGA（CeramicBGA）基板：即陶瓷基板，晶元與基板間的電氣連接通常採用倒裝晶元（FlipChip，簡稱FC）的安裝方式。Intel系列CPU中，Pentium I、Ⅱ、Pentium Pro處理器均採用過這種封裝形式。

⒊FCBGA（FilpChipBGA）基板：硬質多層基板。

⒋TBGA（TapeBGA）基板：基板為帶狀軟質的1-2層PCB電路板。

⒌CDPBGA（Carity Down PBGA）基板：指封裝中央有方型低陷的晶元區（又稱空腔區）。

特點：

⒈I/O引腳數雖然增多，但引腳之間的距離遠大於QFP封裝方式，提高了成品率。

⒉雖然BGA的功耗增加，但由於採用的是可控塌陷晶元法焊接，從而可以改善電熱性能。

⒊信號傳輸延遲小，適應頻率大大提高。

⒋組裝可用共面焊接，可靠性大大提高。

BGA封裝方式經過十多年的發展已經進入實用化階段。1987年，***西鐵城（Citizen）公司開始著手研製塑封球柵面陣列封裝的晶元（即BGA）。而後，摩托羅拉、康柏等公司也隨即加入到開發BGA的行列。1993年，摩托羅拉率先將BGA應用於行動電話。同年，康柏公司也在工作站、PC電腦上加以應用。直到五六年前，Intel公司在電腦CPU中（即奔騰Ⅱ、奔騰Ⅲ、奔騰Ⅳ等），以及晶元組（如i850）中開始使用BGA，這對BGA應用領域擴展發揮了推波助瀾的作用。BGA已成為極其熱門的IC封裝技術，其全球市場規模在2000年為12億塊，預計2005年市場需求將比2000年有70%以上幅度的增長。

隨著全球電子產品個性化、輕巧化的需求蔚為風潮，封裝技術已進步到CSP(Chip Size Package）。它減小了晶元封裝外形的尺寸，做到裸晶元尺寸有多大，封裝尺寸就有多大。即封裝后的IC尺寸邊長不大於晶元的1.2倍，IC面積只比晶粒（Die）大不超過1.4倍。

CSP封裝又可分為四類

⒈Lead Frame Type（傳統導線架形式），代錶廠商有富士通、日立、Rohm、高士達（Goldstar）等等。

⒉Rigid Interposer Type（硬質內插板型），代錶廠商有摩托羅拉、索尼、東芝、松下等等。

⒊Flexible Interposer Type（軟質內插板型），其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也採用相同的原理。其他代錶廠商包括通用電氣（GE）和NEC。

⒋Wafer Level Package（晶圓尺寸封裝）：有別於傳統的單一晶元封裝方式，WLCSP是將整片晶圓切割為一顆顆的單一晶元，它號稱是封裝技術的未來主流，已投入研發的廠商包括FCT、Aptos、卡西歐、EPIC、富士通、三菱電子等。

特點：

⒈滿足了晶元I/O引腳不斷增加的需要。

⒉晶元面積與封裝面積之間的比值很小。

⒊極大地縮短延遲時間。

CSP封裝適用於腳數少的IC，如內存條和便攜電子產品。未來則將大量應用在信息家電（IA）、數字電視（DTV）、電子書（E-Book）、無線網路WLAN/GigabitEthemet、ADSL/手機晶元、藍牙（Bluetooth）等新興產品中。

為解決單一晶元集成度低和功能不夠完善的問題，把多個高集成度、高性能、高可靠性的晶元，在高密度多層互聯基板上用SMD技術組成多種多樣的電子模塊系統，從而出現MCM(Multi Chip Module）多晶元模塊系統。

特點：

⒈封裝延遲時間縮小，易於實現模塊高速化。

⒉縮小整機/模塊的封裝尺寸和重量。

⒊系統可靠性大大提高。

塑料、陶瓷、玻璃、金屬等，

普通雙列直插式，普通單列直插式，小型雙列扁平，小型四列扁平，圓形金屬，體積較大的厚膜電路等。

最大為厚膜電路，其次分別為雙列直插式，單列直插式，金屬封裝、雙列扁平、四列扁平為最小。

普通標準型塑料封裝，雙列、單列直插式一般多為2.54±0.25 mm，其次有2mm（多見於單列直插式）、1.778±0.25mm（多見於縮型雙列直插式）、1.5±0.25mm，或1.27±0.25mm(多見於單列附散熱片或單列V型)、1.27±0.25mm(多見於雙列扁平封裝)、1±0.15mm(多見於雙列或四列扁平封裝)、0.8±0.05～0.15mm(多見於四列扁平封裝)、0.65±0.03mm(多見於四列扁平封裝)。

雙列直插式封轉一般有7.4～7.62mm、10.16mm、12.7mm、15.24mm等數種。

雙列扁平封裝（包括引線長度）一般有6～6.5±mm、7.6mm、10.5～10.65mm等。

四列扁平封裝（40引腳以上的長×寬）一般有10×10mm(不計引線長度)、13.6×13.6±0.4mm(包括引線長度)、20.6×20.6±0.4mm(包括引線長度)、8.45×8.45±0.5mm(不計引線長度)、14×14±0.15mm（不計引線長度）等。

板上晶元（ChipOnBoard,COB)工藝過程首先是在基底表面用導熱環氧樹脂(一般用摻銀顆粒的環氧樹脂)復蓋矽片安放點，然後將矽片直接安放在基底表面，熱處理至矽片牢固地固定在基底為止，隨後再用絲焊的方法在矽片和基底之間直接建立電氣連接。

裸晶元技術主要有兩種形式：一種是COB技術，另一種是倒裝片技術（FlipChip）。板上晶元封裝（COB），半導體晶元交接貼裝在印刷線路板上，晶元與基板的電氣連接用引線縫合方法實現，晶元與基板的電氣連接用引線縫合方法實現，並用樹脂復蓋以確保可靠性。雖然COB是最簡單的裸晶元貼裝技術，但它的封裝密度遠不如TAB和倒片焊技術。

（1）熱壓焊

利用加熱和加壓力使金屬絲與焊區壓焊在一起。其原理是通過加熱和加壓力，使焊區（如AI）發生塑性形變同時破壞壓焊界面上的氧化層，從而使原子間產生吸引力達到“鍵合”的目的，此外，兩金屬界面不平整加熱加壓時可使上下的金屬相互鑲嵌。此技術一般用為玻璃板上晶元COG。

（2）超聲焊

超聲焊是利用超聲波發生器產生的能量，通過換能器在超高頻的磁場感應下，迅速伸縮產生彈性振動，使劈刀相應振動，同時在劈刀上施加一定的壓力，於是劈刀在這兩種力的共同作用下，帶動AI絲在被焊區的金屬化層如（AI膜）表面迅速摩擦，使AI絲和AI膜表面產生塑性變形，這種形變也破壞了AI層界面的氧化層，使兩個純凈的金屬表面緊密接觸達到原子間的結合，從而形成焊接。主要焊接材料為鋁線焊頭，一般為楔形。

（3）金絲焊

球焊在引線鍵合中是最具代表性的焊接技術，因為現在的半導體封裝二、三極體封裝都採用AU線球焊。而且它操作方便、靈活、焊點牢固（直徑為25UM的AU絲的焊接強度一般為0.07～0.09N/點），又無方向性，焊接速度可高達15點/秒以上。金絲焊也叫熱（壓）（超）聲焊主要鍵合材料為金（AU）線焊頭為球形故為球焊。

COB封裝流程

第一步：擴晶。採用擴張機將廠商提供的整張LED晶片薄膜均勻擴張，使附著在薄膜表面緊密排列的LED晶粒拉開，便於刺晶。第二步：背膠。將擴好晶的擴晶環放在已刮好銀漿層的背膠機面上，背上銀漿。點銀漿。適用於散裝LED晶元。採用點膠機將適量的銀漿點在PCB印刷線路板上。第三步：將備好銀漿的擴晶環放入刺晶架中，由操作員在顯微鏡下將LED晶片用刺晶筆刺在PCB印刷線路板上。第四步：將刺好晶的PCB印刷線路板放入熱循環烘箱中恆溫靜置一段時間，待銀漿固化后取出(不可久置，不然LED晶元鍍層會烤黃，即氧化，給邦定造成困難)。如果有LED晶元邦定，則需要以上幾個步驟；如果只有IC晶元邦定則取消以上步驟。第五步：粘晶元。用點膠機在PCB印刷線路板的IC位置上適量的紅膠(或黑膠)，再用防靜電設備(真空吸筆或子)將IC裸片正確放在紅膠或黑膠上。第六步：烘乾。將粘好裸片放入熱循環烘箱中放在大平面加熱板上恆溫靜置一段時間，也可以自然固化(時間較長)。第七步：邦定(打線)。採用鋁絲焊線機將晶片(LED晶粒或IC晶元)與PCB板上對應的焊盤鋁絲進行橋接，即COB的內引線焊接。第八步：前測。使用專用檢測工具(按不同用途的COB有不同的設備，簡單的就是高精密度穩壓電源)檢測COB板，將不合格的板子重新返修。第九步：點膠。採用點膠機將調配好的AB膠適量地點到邦定好的LED晶粒上，IC則用黑膠封裝，然後根據客戶要求進行外觀封裝。第十步：固化。將封好膠的PCB印刷線路板放入熱循環烘箱中恆溫靜置，根據要求可設定不同的烘乾時間。第十一步：后測。將封裝好的PCB印刷線路板再用專用的檢測工具進行電氣性能測試，區分好壞優劣。

與其它封裝技術相比，COB技術價格低廉（僅為同晶元的1/3左右）、節約空間、工藝成熟。但任何新技術在剛出現時都不可能十全十美，COB技術也存在著需要另配焊接機及封裝機、有時速度跟不上以及PCB貼片對環境要求更為嚴格和無法維修等缺點。

某些板上晶元(CoB)的布局可以改善IC信號性能，因為它們去掉了大部分或全部封裝，也就是去掉了大部分或全部寄生器件。然而，伴隨著這些技術，可能存在一些性能問題。在所有這些設計中，由於有引線框架片或BGA標誌，襯底可能不會很好地連接到VCC或地。可能存在的問題包括熱膨脹係數(CTE)問題以及不良的襯底連接。

30多年前，“倒裝晶元”問世。當時為其冠名為“C4”，即“可控熔塌晶元互連”技術。該技術首先採用銅，然後在晶元與基板之間製作高鉛焊球。銅或高鉛焊球與基板之間的連接通過易熔焊料來實現。此後不久出現了適用於汽車市場的“封帽上的柔性材料(FOC)”；還有人採用Sn封帽，即蒸發擴展易熔面或E3工藝對C4工藝做了進一步的改進。C4工藝儘管實現起來比較昂貴(包括許可證費用與設備的費用等)，但它還是為封裝技術提供了許多性能與成本優勢。與引線鍵合工藝不同的是，倒裝晶元可以批量完成，因此還是比較划算。

由於新型封裝技術和工藝不斷以驚人的速度湧現，因此完成具有數千個凸點的晶元設計目前已不存在大的技術障礙小封裝技術工程師可以運用新型模擬軟體輕易地完成各種電、熱、機械與數學模擬。此外，以前一些世界知名公司專為內部使用而設計的專用工具目前已得到廣泛應用。為此設計人員完全可以利用這些新工具和新工藝最大限度地提高設計性，最大限度地縮短面市的時間。

無論人們對此抱何種態度，倒裝晶元已經開始了一場工藝和封裝技術革命，而且由於新材料和新工具的不斷湧現使倒裝晶元技術經過這麼多年的發展以後仍能處於不斷的變革之中。為了滿足組裝工藝和晶元設計不斷變化的需求，基片技術領域正在開發新的基板技術，模擬和設計軟體也不斷更新升級。因此，如何平衡用最新技術設計產品的願望與以何種適當款式投放產品之間的矛盾就成為一項必須面對的重大挑戰。由於受互連網帶寬不斷變化以及下面列舉的一些其它因素的影響，許多設計人員和公司不得不轉向倒裝晶元技術。

其它因素包括：

①減小信號電感——40Gbps(與基板的設計有關)；②降低電源/接地電感；③提高信號的完整性；④最佳的熱、電性能和最高的可靠性；⑤減少封裝的引腳數量；⑥超出引線鍵合能力，外圍或整個面陣設計的高凸點數量；⑦當節距接近200μm設計時允許；S片縮小(受焊點限制的晶元)；⑧允許BOAC設計，即在有源電路上進行凸點設計。